设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计资料(IC前端|FPGA|ASIC)
收藏本版 (168) |订阅

数字IC设计资料(IC前端|FPGA|ASIC) 今日: 0|主题: 26381|排名: 4 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
HDL编码风格与编码指南 attachment shawkle 2006-12-23 32452 simbarq 2009-2-12 14:56
基于核的FPGA设计方法.rar attachment hdling1 2006-11-29 14402 simbarq 2009-2-12 14:49
静态时序分析 attachment airplaycn 2006-11-17 32296 simbarq 2009-2-12 14:48
IC_design_flow attachment zf1981 2006-11-16 22151 simbarq 2009-2-12 14:47
opb_ddr attachment dongdong13 2008-10-1 21598 smezsc 2009-2-12 14:45
FPGA设计流程 attachment  ...2 dq 2006-6-24 195329 simbarq 2009-2-12 14:32
vhdl语言例程集锦 attachment zhenzhuoa 2006-6-14 12163 simbarq 2009-2-12 14:20
FPGA设计小技巧 attachment wsmjimmy 2005-12-15 32558 simbarq 2009-2-12 14:18
from asic to soc part2 attachment glclub 2005-10-30 42296 simbarq 2009-2-12 14:13
Spartan-3E FPGA Starter Kit Board User Guide attachment sqwang1983 2008-9-19 22084 40063825 2009-2-11 21:44
right the first time xiahongfeng 2009-2-11 01499 xiahongfeng 2009-2-11 14:22
跪求HDCP Key philashar 2009-2-11 01545 philashar 2009-2-11 12:49
VHDL编码中面积优化探讨 attachment heroxue126 2008-4-1 11816 xuanshufudan 2009-2-10 19:03
VHDL例程 attachment 6water 2009-2-10 02091 6water 2009-2-10 18:18
基础VHDL范例 attachment liusong106 2006-12-13 72697 BLYIN 2009-2-10 15:56
夏宇闻-Verilog经典教程 attachment xiaowei7001 2009-2-8 41983 bacmhust 2009-2-10 13:05
QUARTUS经典教程 attachment zsj800311 2009-2-10 01508 zsj800311 2009-2-10 11:03
FPGA高级设计进阶 attachment moonsinger 2008-3-13 42392 dusy 2009-2-9 23:58
跪求：对数IP核 有的发一个给我 wangyun54321 2009-2-9 01517 wangyun54321 2009-2-9 14:42
华为_大规模逻辑设计指导书 attachment hehe520 2009-2-9 21593 cheng520song 2009-2-9 12:46
QII中文介绍 attachment coyoo 2009-2-8 21768 lcl6000 2009-2-8 11:59
誰有 Digital Audio Effects 這本書 jjw3310 2008-10-2 12102 jjw3310 2009-2-7 22:18
数字信号处理的FPGA实现 attachment hsuda876 2009-1-30 92615 hsuda876 2009-2-7 21:02
【毛了】发：影响FPGA设计中时钟因素的探讨 attachment  ...234 hemm2004 2006-6-5 309182 lunba 2009-2-7 12:39
《RTL Coding and Optimization Guide for use with Desig》 attachment zhaoyg03 2008-9-9 32301 phoenixpiggy 2009-2-6 18:37
关于版图设计的文档 attachment leica_m7 2009-2-4 21919 lufeng21cn 2009-2-5 10:02
Verilog HDL硬件描述语言 attachment mickey110 2009-2-3 31791 yueqianglxiaxia 2009-2-5 09:54
Verilog语言练习与讲解 attachment jh99999000 2009-2-4 32283 yueqianglxiaxia 2009-2-5 09:12
Digital Design (Verilog): An Embedded Systems Approach Using Verilog wsun515 2008-5-4 13704 lixqing 2009-2-5 04:28
发部经典的书DSP 芯片的原理与开发应用 attachment atfsw 2009-2-4 43374 atfsw 2009-2-4 16:52
verilog coding for logic synthesis attachment leica_m7 2009-2-4 01907 leica_m7 2009-2-4 16:50
嵌入式系统开发圣经 attachment  ...2 xlswyf 2008-1-2 113204 aiho 2009-2-4 15:32
关于matlab应用的入门书籍 attachment atfsw 2009-2-4 01350 atfsw 2009-2-4 15:32
Effective Functional Verification attachment zweishi 2009-1-26 11881 lixqing 2009-2-4 03:36
系统仿真中使用的FLASH模型（AMD的Am29lv160d） attachment zweishi 2009-1-28 11820 wjd803 2009-2-4 00:29
下一页 »
1 ...691692693694695696697698... 754下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-3-7 01:13 , Processed in 0.051975 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块