设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计资料(IC前端|FPGA|ASIC)
收藏本版 (168) |订阅

数字IC设计资料(IC前端|FPGA|ASIC) 今日: 3 |主题: 26348|排名: 5 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
Coding style guideline for VHDL attachment u922535 2009-5-5 05235 u922535 2009-5-5 13:30
欧本汉姆的数字信号处理，经典之作 attachment  ...2 西湖水 2008-12-28 133906 sunshinesun 2009-5-5 10:17
Verilog设计教程(夏宇闻) attachment hubaoan_811 2009-5-4 11508 zaishuihefang 2009-5-5 09:01
HDL设计风格 attachment laoguai142 2009-5-3 12152 jcchan 2009-5-5 02:20
乘法器 vs 加法器 gate 數比較 leesg 2009-5-4 11720 yongjiefan 2009-5-5 00:22
帮忙推荐几位低功耗专家，谢谢！！不盛感激啊，我等 waitforme 2009-5-3 11542 yongjiefan 2009-5-5 00:21
Verilog_HDL入门教程 attachment hubaoan_811 2009-5-4 01427 hubaoan_811 2009-5-4 12:55
VHDL绝对经典例子，学习的好资料！！！VHDL绝对经典例子，学习的好资料！！！ attachment yejiawei_20009 2009-5-3 11536 sz1412 2009-5-3 16:21
推荐MIT的工科教学改革Rethinking Engineering Education martinchen 2009-5-2 72148 lcl6000 2009-5-3 13:45
FPGA、VHDL资料 attachment 七彩 2009-5-3 01324 七彩 2009-5-3 12:59
经典资料 attachment yejiawei_200010 2009-5-3 01840 yejiawei_200010 2009-5-3 12:15
Synthesizable Verilog attachment laoguai142 2009-5-3 05844 laoguai142 2009-5-3 10:55
Elsevier- Asic And Fpga Verification - A Guide To Component Modeling attachment  ...2345 forest103459 2008-7-22 428742 yejiawei_20009 2009-5-3 09:42
北大verilog课件（17-22） attachment wggxl313 2009-5-3 01414 wggxl313 2009-5-3 01:47
北大verilog课件（14-16） attachment wggxl313 2009-5-3 01321 wggxl313 2009-5-3 01:44
verilog 设计经验 attachment yun0903 2009-4-23 24055 weqlay 2009-5-2 23:10
VHDL 数字控制系统设计范代码 attachment ngei 2007-8-31 71903 li5252 2009-5-2 22:14
quartus 教程 attachment hlmdd 2009-5-2 01290 hlmdd 2009-5-2 20:12
[1] Nios II 实验手册 attachment  ...2 zenghaitao0128 2008-3-28 132439 netking 2009-5-2 17:14
Verilog HDL Synthesis(A Practical attachment wangym 2009-5-2 01397 wangym 2009-5-2 14:44
几个纳米级预测模型 attachment chibijia 2009-5-2 01344 chibijia 2009-5-2 12:25
北大verilog课件 wggxl313 2009-5-2 11263 zhihui_great 2009-5-2 00:28
北大verilog课件 wggxl313 2009-5-2 01235 wggxl313 2009-5-2 00:26
北大verilog课件 wggxl313 2009-5-1 01237 wggxl313 2009-5-1 23:59
λ演算与微处理器形式验证(原创) attachment lingcore 2005-8-16 45024 dgylablab 2009-5-1 21:39
诚聘ASIC精英  ...2 1234any 2004-8-28 134798 dgylablab 2009-5-1 21:37
FPGA实用文章 attachment xuanyuying 2009-5-1 11872 dgylablab 2009-5-1 21:30
state machine design attachment empty_085 2009-5-1 01529 empty_085 2009-5-1 09:17
FPGA应用系统设计 attachment lvwx 2009-5-1 02259 lvwx 2009-5-1 08:22
推荐学习FPGA的几个好网站 attachment dlliulu 2009-4-28 21695 小哥1900 2009-4-30 23:23
SOC 设计中时钟分配策略 haigui89 2009-4-30 01403 haigui89 2009-4-30 16:21
virtex II 问题 looloo100 2009-4-18 13217 looloo100 2009-4-30 14:18
Verilog-HDL实践与应用系统设计 attachment  ...2 cailinghui 2008-4-3 193300 cailinghui 2009-4-30 13:14
I CAN NOT STADY H.264 szjtju 2009-4-29 01563 szjtju 2009-4-29 23:46
VHDL程序设计资料（经典英文版） attachment waterddy 2008-5-13 91678 netking 2009-4-29 21:43
下一页 »
1 ...677678679680681682683684... 753下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-18 10:07 , Processed in 0.061515 second(s), 17 queries , Gzip On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块