在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[资料] Quartus_lab and Handbook attachment rettylee 2010-3-23 82332 knightliu 2010-9-27 18:54
[资料] 状态机资料! attachment  ...2 oaktwig 2010-9-9 113648 paulinewang 2010-9-27 17:02
求书: A parallelizing approach to the high-level synthesis of digital circuits eexuke 2008-11-11 23360 rainman27cn 2010-9-27 13:55
[资料] Real-Time Digital Signal Processing attachment dreamath 2010-1-27 62585 vikingg 2010-9-27 13:00
《MATLAB6.x符号运算及其应用》 attachment bluehoocn 2009-4-3 41689 vikingg 2010-9-27 12:52
顶层模块无法识别下级模块中用'reg'定义的寄存器变量??? mage1982 2005-12-18 23185 249512875 2010-9-27 12:16
[原创] ARM编译时数据压缩 zslhutu 2010-9-27 02489 zslhutu 2010-9-27 09:01
[求助] 求:24lc02或者任意eeprom的Verilog模型 daniao422 2010-9-27 02887 daniao422 2010-9-27 02:06
FPGACPLD数字电路设计经验分享 attachment caoyang8220 2008-3-29 44543 bleachbleach 2010-9-26 19:55
全局时序约束.pdf attachment  ...2 petri 2009-11-27 163231 ningwei8027 2010-9-26 16:04
Efficient C++ Performance Programming Techniques attachment alexander.yin 2008-2-8 92153 interny 2010-9-26 15:09
IP reuse hardening ... attachment jaco.yang 2008-6-28 45348 frank_kaihua 2010-9-26 13:38
fifo资料 attachment xiaowei7001 2009-2-18 51393 vikingg 2010-9-26 13:08
2006VIA校园招聘 IC DESIGN 试题 attachment  ...23456..21 jiang330226 2006-11-4 20519787 andrew22 2010-9-25 21:34
[求助] ~~~~ kaoruzhu 2010-9-21 21806 caohua1986517 2010-9-25 15:29
A Top-down Approach To IC Design.pdf attachment  ...2 ching 2009-3-12 102555 beyonce 2010-9-25 14:46
Altera的客户成功案例 attachment zqs0394 2009-9-22 62429 vikingg 2010-9-25 12:56
[资料] 求解二次规划问题的基于LVI的原一对偶神经网络FPGA设计和实现 attachment muwu324 2010-9-25 22043 vikingg 2010-9-25 12:44
非常经典的状态机设计技术 hongfei0218 2008-9-13 91793 denhua 2010-9-25 12:31
数字前端设计权威网站,资料全免费 fire420 2008-2-29 82474 fanda100 2010-9-25 12:12
非常经典的synopsys的verilog培训资料 yingcui88373 2008-7-18 42454 yuanpin318 2010-9-24 19:18
IEEE Standard for Verilog Register Transfer Level Synthesis attachment free2bird 2007-6-14 62126 efwefwrrr 2010-9-24 17:39
VERILOG FOR SYNTHESIS attachment  ...2 jason99pan 2006-12-29 133827 efwefwrrr 2010-9-24 17:23
共享:Operating System Kernel for All Real-time Systems attachment  ...2 louyj2005 2006-8-24 184012 ksc_51 2010-9-24 15:46
[资料] 可编程逻辑器件应用设计技巧 attachment frawheeo 2010-3-28 82080 denhua 2010-9-24 12:33
华为-射频技术基础知识培训 attachment  ...2 szkevin 2009-3-22 173263 frawheeo 2010-9-24 12:03
tcl文件使用 attachment  ...2 hsuda876 2009-5-18 123662 aoltw 2010-9-23 17:07
coding guidelines for datapath attachment ajianginger 2009-8-20 43983 lixqing 2010-9-23 14:55
设计与验证:Verilog HDL教材(解决大家只有程序,没有教材的问题) attachment  ...2 yyphpu 2009-11-13 163524 lixqing 2010-9-23 14:44
[求助] VERILOG仿真求教 hugang198618 2010-9-22 22186 hugang198618 2010-9-23 12:20
XILINX ISE Design Suit 11 attachment  ...234 sertek.tw 2009-11-22 358343 aking0532 2010-9-23 08:00
Writing Efficient Testbenches attachment rambling 2009-8-7 71677 ID2007 2010-9-23 01:06
Digital_Computer_Arithmetic_Datapath_Design_Using_Verilog_HDL mmm112233 2009-6-8 61883 lixqing 2010-9-22 23:41
[ebook] FPGA Prototyping by VHDL Examples attachment  ...23 tman001 2008-6-8 264860 lixqing 2010-9-22 23:16
求FPGA Prototyping by VHDL Examples: Xilinx Spartan-3 Version ekf 2009-8-28 31977 lixqing 2010-9-22 22:59
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-26 13:29 , Processed in 0.083327 second(s), 10 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块