EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计资料(IC前端|FPGA|ASIC)

数字IC设计资料(IC前端|FPGA|ASIC) 今日: 7 |主题: 26581|排名: 4

版主: dlb05061131, xinu2009, buley, pengyongche, tangyutao

1 ... 592 593 594 595596597 598 599 ... 760 / 760 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[资料] Real-Time Digital Signal Processing	dreamath 2010-1-27	62658	vikingg 2010-9-27 13:00
《MATLAB6.x符号运算及其应用》	bluehoocn 2009-4-3	41770	vikingg 2010-9-27 12:52
顶层模块无法识别下级模块中用'reg'定义的寄存器变量???	mage1982 2005-12-18	23263	249512875 2010-9-27 12:16
[原创] ARM编译时数据压缩	zslhutu 2010-9-27	02576	zslhutu 2010-9-27 09:01
[求助] 求：24lc02或者任意eeprom的Verilog模型	daniao422 2010-9-27	02929	daniao422 2010-9-27 02:06
FPGACPLD数字电路设计经验分享	caoyang8220 2008-3-29	44604	bleachbleach 2010-9-26 19:55
全局时序约束.pdf ...2	petri 2009-11-27	163445	ningwei8027 2010-9-26 16:04
Efficient C++ Performance Programming Techniques	alexander.yin 2008-2-8	92242	interny 2010-9-26 15:09
IP reuse hardening ...	jaco.yang 2008-6-28	45447	frank_kaihua 2010-9-26 13:38
fifo资料	xiaowei7001 2009-2-18	51479	vikingg 2010-9-26 13:08
2006VIA校园招聘 IC DESIGN 试题 ...2 3 4 5 6..21	jiang330226 2006-11-4	20520946	andrew22 2010-9-25 21:34
[求助] ~~~~	kaoruzhu 2010-9-21	21946	caohua1986517 2010-9-25 15:29
A Top-down Approach To IC Design.pdf ...2	ching 2009-3-12	102661	beyonce 2010-9-25 14:46
Altera的客户成功案例	zqs0394 2009-9-22	62526	vikingg 2010-9-25 12:56
[资料] 求解二次规划问题的基于LVI的原一对偶神经网络FPGA设计和实现	muwu324 2010-9-25	22150	vikingg 2010-9-25 12:44
非常经典的状态机设计技术	hongfei0218 2008-9-13	91860	denhua 2010-9-25 12:31
数字前端设计权威网站，资料全免费	fire420 2008-2-29	82548	fanda100 2010-9-25 12:12
IEEE Standard for Verilog Register Transfer Level Synthesis	free2bird 2007-6-14	62191	efwefwrrr 2010-9-24 17:39
VERILOG FOR SYNTHESIS ...2	jason99pan 2006-12-29	134012	efwefwrrr 2010-9-24 17:23
共享：Operating System Kernel for All Real-time Systems ...2	louyj2005 2006-8-24	184156	ksc_51 2010-9-24 15:46
[资料] 可编程逻辑器件应用设计技巧	frawheeo 2010-3-28	82191	denhua 2010-9-24 12:33
华为-射频技术基础知识培训 ...2	szkevin 2009-3-22	173450	frawheeo 2010-9-24 12:03
tcl文件使用 ...2	hsuda876 2009-5-18	123823	aoltw 2010-9-23 17:07
coding guidelines for datapath	ajianginger 2009-8-20	44063	lixqing 2010-9-23 14:55
设计与验证：Verilog HDL教材（解决大家只有程序，没有教材的问题） ...2	yyphpu 2009-11-13	163718	lixqing 2010-9-23 14:44
[求助] VERILOG仿真求教	hugang198618 2010-9-22	22283	hugang198618 2010-9-23 12:20
XILINX ISE Design Suit 11 ...2 3 4	sertek.tw 2009-11-22	358692	aking0532 2010-9-23 08:00
Writing Efficient Testbenches	rambling 2009-8-7	71800	ID2007 2010-9-23 01:06
Digital_Computer_Arithmetic_Datapath_Design_Using_Verilog_HDL	mmm112233 2009-6-8	61938	lixqing 2010-9-22 23:41
[ebook] FPGA Prototyping by VHDL Examples ...2 3	tman001 2008-6-8	265072	lixqing 2010-9-22 23:16
求FPGA Prototyping by VHDL Examples: Xilinx Spartan-3 Version	ekf 2009-8-28	32052	lixqing 2010-9-22 22:59
电路面试题详解 ...2	taoying 2009-10-18	173221	wstar 2010-9-22 22:54
走出华为(经典) ...2 3 4 5 6..10	chengzhenjun 2007-3-30	9113462	djjyt 2010-9-22 22:48
[资料] velog—golden中文版	casxjs 2010-9-22	32246	mtwumtwu 2010-9-22 21:05
[资料] 基于FPGA嵌入式系统设计	casxjs 2010-9-22	22082	mtwumtwu 2010-9-22 20:59

1 ... 592 593 594 595596597 598 599 ... 760 / 760 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计资料(IC前端|FPGA|ASIC) 今日: 7 |主题: 26581|排名: 4

快速发帖

浏览过的版块

站长推荐 /1