在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
不错的专业设计经验!!要的快下! eedo 2005-12-5 23825 underkkx 2013-11-13 21:49
verilog 动画教程  ...2 jydyd2007 2007-5-29 113697 guo521562 2013-11-13 18:32
[资料] 编写高效率Testbench例子  ...2 qinzongqing 2012-8-14 154141 xidianstudent 2013-11-13 11:07
台湾人写的testbench用于verification  ...234 chibijia 2009-12-2 316922 xidianstudent 2013-11-13 11:04
FIFO设计  ...23456..10 caiyf00001 2006-12-22 9619181 bettermanjh 2013-11-13 00:12
[资料] 经典数字IC设计圣经(REUSE_METHODOLOGY_MANUAL)  ...2 staroad2013 2013-8-2 113258 学晋 2013-11-12 22:25
[资料] CMOS数字集成电路应用百例 author_ssrs1.0 2012-7-4 92463 学晋 2013-11-12 22:17
[资料] Secure Integrated Circuits and Systems  ...23 A1985 2010-5-2 225881 lixxx333 2013-11-12 18:48
[求助] 是不是和找不到mgls.dll文件有关? 哈维哈维 2013-11-12 03917 哈维哈维 2013-11-12 11:52
请问现在有linux下的memory compiler吗?  ...2 grant_he 2008-4-29 117016 温文2尔雅 2013-11-11 20:02
[资料] 樊老师的通信原理PPT liujwa 2013-11-11 12026 安圣基 2013-11-11 14:14
[求助] 求助verilog和quanturs 2 - [悬赏 50 信元资产] jinlunjie 2013-11-11 02185 jinlunjie 2013-11-11 02:18
[求助] 实现AD7818采样?求一段程序!!!谢谢 zllbest 2013-11-10 11839 zyzfgpzgh 2013-11-10 17:16
debusssy 的crack , liscens . (无内容) qqmz 2004-3-28 43219 gweivinny 2013-11-10 10:45
[资料] quartus的几个设计例子,包括整个工程、代码、示例的说明,希望对大家有用 dingqiangwinds 2012-2-10 63658 cdpi5 2013-11-9 11:52
处理建立/保持时间.pdf petri 2009-11-27 62480 ICSYS 2013-11-9 00:50
[资料] quartus.ii.11.0破解器-patch(本论坛下的,试了可用)  ...2345 nathanlgy 2011-5-25 4910939 nicky_hit 2013-11-8 21:00
串口uart.源代码  ...234 hsdy 2008-4-9 328373 ls112853 2013-11-8 16:41
[资料] 异步收发通信端口_UART_的FPGA实现  ...23 雨打溪风 2010-7-11 275306 ls112853 2013-11-8 16:39
[资料] Altera公司官方DE2板卡(资料大全) H.J.S 2013-11-1 22229 紫柏听雨 2013-11-6 21:59
[原创] Debussy 仿真快速上手教程  ...23 orinoflow 2010-1-11 275708 shingang2001 2013-11-6 14:39
[资料] 我收集的RS-decoder资料 分享给大家 yzt000000 2010-11-24 72385 xiaoqiang621 2013-11-6 13:59
[资料] 可编程逻辑特刊 xatull 2013-10-29 23576 zlhrsy 2013-11-6 10:24
quartus2中文教程  ...2 09211956 2009-11-25 103213 lg870318 2013-11-6 10:07
[原创] 群内有人解决过“64位--verdi不能trace的问题么?” zhangliangchen 2012-4-29 65819 vongy 2013-11-5 22:51
A Simple 8-bit CPU designed in Max+PlusII___gdf version kevinwjs 2009-12-7 62458 wangoohu 2013-11-5 22:39
用Verilog实现基于FPGA的通用分频器  ...23 amin2008 2008-5-6 204880 yanghua_ling 2013-11-5 22:27
[资料] 时序分析基础(特权视频) zhdd_xidian2010 2011-7-28 66041 lidalunjy 2013-11-5 18:50
Kluwer - The Verilog Hardware Description Language, 5th Edition最新修订版本  ...2 hithust 2007-12-7 114325 super-sj 2013-11-5 13:20
[原创] ModelSim 与Altera的经典教程  ...23456..7 zmslf 2010-4-16 6216195 shingang2001 2013-11-5 11:48
国防大学关于FSM设计描述的专门PPT  ...23456..7 wanghao831218 2006-11-25 6813966 sanshengshi 2013-11-4 23:09
[原创] 让你的UltraEdit支持Verilog和VHDL高亮显示的方法!!  ...2 184747187 2010-4-24 104582 combatants 2013-11-4 05:55
[资料] 几篇数字集成电路的硕士学位论文  ...2 husi2010 2012-5-3 175855 wwjlisa 2013-11-3 10:58
华为《FPGA设计流程指南》(Altera)  ...23456..11 wuzhe 2008-2-19 10117483 feibaochuan216 2013-11-3 01:07
清华大学FPGA教程  ...23 jinjinai2008 2008-10-15 246000 feibaochuan216 2013-11-3 01:04
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-14 03:42 , Processed in 0.052049 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块