在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
谁了解actel的fpga?听说现在有arm7ip可免费用 robotone 2005-12-14 25953 cikulangsat 2017-10-28 10:54
ARM7内核 qidaimengxing 2009-9-29 92754 cikulangsat 2017-10-28 10:51
High-Speed Serial I/O Made Simple 【原版】  ...234 feitengyu 2009-3-7 399939 fan54312 2017-10-28 09:32
[原创] 夏宇闻老师verilog课件(北京至芯科技)  ...2 zxopen1 2012-9-10 105486 fan54312 2017-10-28 09:23
[资料] 基于xilinx spantan3E开发板的20个例程  ...234 dake8807 2010-12-6 3714262 陆琦 2017-10-27 11:36
[资料] verilog流水灯代码 markcheng 2017-10-26 22438 macharith 2017-10-27 09:43
Introduction to Evolvable Hardware, by Garrison W. Greenwood, IEEE 2006  ...2 dan12 2009-6-18 115140 世界高等教育 2017-10-26 19:09
[资料] Design.Of.Analog.CMOS.Integrated.Circuits.-.Behzad.Razavi  ...234 望雪聆风 2014-7-21 368444 gakuse 2017-10-26 15:14
[原创] [REQ] Synplify 2016.03 d3m0n81 2016-6-21 55251 999 2017-10-25 21:04
usb2.0协议规范资料  ...2345 wapoca 2009-7-11 459919 黄继成 2017-10-25 11:04
[原创] FPGA/集成电路笔试面试题解答 xuehua_12 2017-10-24 32711 xinandzhi 2017-10-24 20:46
Good material for Static Timing Analysis  ...23 dannyic 2007-2-28 287403 eslamgoad 2017-10-24 18:18
Cadence的逻辑综合工具BuildGates的lab  ...2 xlu 2004-7-26 116151 Desingman 2017-10-24 02:56
[原创] 华为内部经典FPGA时序资料---FPGA input delay约束的方法 PKJIE吴 2017-3-1 92707 amigo.change 2017-10-23 17:54
[资料] 基于FPGA的高精度多路数据采集和存储  ...23 xxhhnn 2010-7-26 268150 dongpq 2017-10-23 13:52
带bookmark的verilog IEEE standard 1364-2001  ...23 warmheard 2009-6-25 228711 hanlili_kz 2017-10-23 10:42
sed 脚本 学习手册  ...2 alexander21th 2009-3-26 157007 jiegeng66 2017-10-22 14:26
[资料] 【华为内部资料】FPGA设计高级技巧Xilinx篇  ...2 jornsnopy 2012-10-10 125266 ControllerA 2017-10-22 13:28
高速数字设计和时序分析  ...23 sandayyang 2007-2-4 217518 tjuhxz 2017-10-21 21:50
[资料] Verilog Practical Guide to Simulation & Synthesis (James Lee)  ...2 studentclass78 2014-12-20 104181 pravy12321 2017-10-21 19:55
Verilog代碼白金手冊 小朱仔 2009-7-30 52822 心向远方 2017-10-21 15:43
多个很好的Verilog学习资料(国内外|中英文,收藏分享)  ...23456..10 yel27 2008-7-25 9327430 dclu0925 2017-10-20 13:26
[资料] FPGA/集成电路 笔试面试题解答 xuehua_12 2017-10-18 21937 crazyradio 2017-10-20 10:53
verilog范例--CRC code  ...23456..7 biexuejun78 2003-12-22 6621146 QQben 2017-10-19 19:46
[资料] [VerilogHDL与数字ASIC设计基础].罗杰.高清文字版  ...23 cniclayout 2015-10-9 226200 QQben 2017-10-19 19:44
[资料] TetraMAX@ ATPG User Guide  ...234 wrient 2010-4-29 3813160 h9f3 2017-10-18 22:42
usb的ip核  ...23456..13 gougoudragon 2007-6-22 12930193 netrunner 2017-10-18 17:39
[求助] [求书]Introduction to Place and Route Design in VLSIs  ...2 jrzhang 2010-2-1 199717 simufox 2017-10-18 14:46
latchup的一篇文章  ...2 dzlyl 2009-8-17 125610 simufox 2017-10-18 13:40
[资料] SmartCard Handbook 4rd 1060105137 2015-4-6 42391 simufox 2017-10-18 09:57
[资料] Mentor的UVM Cookbook  ...2 eda2k5 2013-3-29 127087 花涛 2017-10-16 20:44
CIC: Mixed signal design kit training manuel  ...2 ichliebewr 2006-9-6 167347 smrecnik 2017-10-16 15:58
Aldec Аctive HDL 8.2  ...2345 sertek.tw 2009-11-24 4414761 h9f3 2017-10-16 12:37
[资料] 【书】Designing Digital Computer Systems with Verilog  ...234 jerrycao 2010-9-14 3710056 h9f3 2017-10-15 21:36
[转贴] UltraEdit 使用的verilog 和systemverilog 代码加亮文件  ...23456..7 silencefpga 2011-1-19 6121855 h9f3 2017-10-15 21:35
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-25 08:32 , Processed in 0.046858 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块