在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[资料] 【ebook】第二版:FPGA Design Best Practices for Team-based Reuse_2ed -2015  ...234 hsh22 2015-12-21 368609 bry 2020-8-20 21:13
[资料] AMBA AXI 相关资料 hansmmm 2019-8-27 83541 dubu113 2020-8-20 19:11
Wiley.Verilog.Coding.for.Logic.Synthesis.ebook  ...23456..8 forest103459 2008-7-22 7122657 wang20100520 2020-8-19 23:09
[原创] Koren- Computer Arithmetic algorithms 2nd  ...2 trashio 2011-8-8 135976 handwalker 2020-8-19 21:47
[原创] 测试帖子1111 - [阅读权限 10] luoyanghero 2020-8-19 021 luoyanghero 2020-8-19 17:12
[资料] 异步处理 结绳法  ...23 fuyaolong 2011-8-14 2516050 dingfushuang 2020-8-19 16:06
[原创] Open Core Protocol Spec v3.0 ytlin0 2011-9-28 22883 程光 2020-8-19 14:46
【工艺书】SILICON VLSI TECHNOLOGY: FUNDAMENTALS, PRACTICE, AND MODELING  ...23456..11 huadong1860 2008-4-5 10137444 mcmm 2020-8-19 07:39
[资料] Digital Integrated Circuits: Analysis and Design portis 2012-5-8 62648 程光 2020-8-18 18:54
超级经典的内存资料:《高手进阶,终极内存技术指南——完整》  ...23456..8 lierixiahua 2007-8-10 7521540 dmny 2020-8-18 18:23
[求助] 如何仿真PLL可以使jitter与实测结果align shine724 2020-8-14 22132 shine724 2020-8-18 10:28
[资料] Metamodeling-Driven_IP_Reuse_for_SoC_Integration_and_Microprocessor_Design  ...23 processor 2010-6-19 227923 dreamfly123123 2020-8-18 09:50
IC & System Design 2004 - Power&Timing Modeling,Optimization.... lotusky 2007-12-29 93140 newrfdesign 2020-8-18 01:35
Digital Systems Design with VHDL and Synthesis: An Integrated Approach  ...23 xudeqiang 2008-11-18 256569 yujinqian 2020-8-17 20:21
[资料] (X_HDL)vhdl与Verilog可以互相转化的软件 123456789CUIT 2014-5-16 22581 觉感 2020-8-17 17:06
[资料] usb3.0  ...2 fengyangxiang 2019-1-1 185329 wuyueda 2020-8-17 16:07
[资料] Synoposys ICC workshop 201012 guide&lab  ...23456..18 kerol 2015-5-12 17435842 newrfdesign 2020-8-17 09:35
[资料] C Plus Plus Primer 6th  ...23 飞扬紫百合 2013-12-29 247248 tu_yjq123 2020-8-16 23:25
[资料] system C 软硬件协同设计入门 醉里飞霜 2020-8-16 22834 tom0626 2020-8-16 22:21
[资料] UVM入门介绍资料  ...234 quiet 2014-2-12 3012860 omnik 2020-8-16 21:58
[资料] Advanced Digital Design with the Verilog HDL portis 2012-5-8 73489 hchen0730 2020-8-16 11:43
[原创] 数字系统设计入门教程 醉里飞霜 2020-8-15 03510 醉里飞霜 2020-8-15 20:57
关于:pll performance, simulation and design (4rd version) glclub 2006-11-3 53617 hchen0730 2020-8-15 19:51
[资料] systemc 2.3.1 library download caicaixuehua 2014-9-17 63348 hao310rui 2020-8-14 10:22
[资料] 【很不错的验证资料】--基于 SystemVerilog 语言的验证方法学【中文】  ...23456 zyj2012 2013-1-23 5315971 gouyaer123 2020-8-14 09:11
[资料] 学习TCL语言的好工具,ActiveTCL,win7 32位和64位均可使用  ...2345 gateway91 2015-6-12 4714680 0aijiuaile 2020-8-13 23:27
[资料] system Verilog 和 VHDL入门 dxuegnef 2020-5-4 62219 sdd934 2020-8-13 22:19
[资料] 华为设计资料 440实验室 2020-4-1 42387 orangeformat 2020-8-13 17:22
[原创] 求FPGA芯片设计教程 新人帖 linjunxuan 2020-8-13 03056 linjunxuan 2020-8-13 16:18
[资料] 全球TOP50 IC设计书  ...2 XIAOZZ 2009-12-14 189441 hd_hzh 2020-8-13 14:39
[资料] ncverilog脚本实例  ...23 Gary.wang 2013-11-16 208842 bleauchat 2020-8-12 22:15
【原创】FPGA时序分析之Gated Clock 1  ...23456..18 brucezhan 2009-2-26 17941122 1072978274 2020-8-12 21:52
CMOS集成电路——设计透视 电子版(绝对经典)  ...23456..11 passion0977 2008-12-5 10227819 linhongwen1963 2020-8-12 18:22
[资料] 经典的数字设计教材  ...2 陆地巡洋舰 2019-3-11 123950 linhongwen1963 2020-8-12 18:06
[资料] 数字集成电路低功耗物理实现技术与UPF  ...23 zhuzhiqi 2018-9-7 267685 pancs 2020-8-12 12:43
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-23 21:46 , Processed in 0.041991 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块