在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1578|回复: 3

[资料] verilog hdl从算法设计到硬件逻辑的实现

[复制链接]
发表于 2019-7-16 16:47:40 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 神殇丶 于 2019-7-19 09:29 编辑

从算法设计到硬件逻辑的实现----实验练习与verilog语法手册。

夏宇闻著作:从算法设计到硬线逻辑的实现.zip

928.9 KB, 下载次数: 46 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2019-7-16 19:25:56 | 显示全部楼层
thanks
发表于 2019-7-17 10:55:02 | 显示全部楼层
不知道是什么内容,不过这个下载分数设置不太合理!!
发表于 2020-8-24 18:01:33 | 显示全部楼层
感謝樓主分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-25 14:27 , Processed in 0.019462 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表