EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计资料(IC前端|FPGA|ASIC)

数字IC设计资料(IC前端|FPGA|ASIC) 今日: 38 |主题: 26568|排名: 4

版主: dlb05061131, xinu2009, buley, pengyongche, tangyutao

1 ... 132 133 134 135136137 138 139 ... 760 / 760 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[资料] Xilinx官方精品资料：赛灵思FPGA设计时序约束指南	智慧棒 2011-11-27	63390	j635 2022-8-10 11:22
[资料] Xilinx FPGA上的嵌入式系统设计实例.pdf ...2 3 4 5 6..7	lpwin 2011-2-13	6220783	dannymu 2022-8-9 21:23
数字电路逻辑设计	jarade 2007-10-25	54242	刚叔家的小娘子 2022-8-9 17:28
[资料] 推荐：Xilinx ISE9.1使用全流程中文教程130页pdf ...2 3 4 5 6..17	huizi0711 2010-4-16	16034704	往生无量劫 2022-8-9 15:49
[资料] 关于Xilinx和Altera的FPGA IP核的使用详解 ...2 3 4 5 6	xcan2012 2017-11-2	5118772	zchdsp 2022-8-9 12:19
[资料] Programming FPGAs Getting Started with Verilog ...2 3 4 5 6..8	jochen 2017-11-7	7218325	zchdsp 2022-8-9 11:00
[资料] AC701开发资料	lishuchao 2014-7-30	63511	sadboy 2022-8-8 21:24
[资料] 基于FPGA的QPSK解调器的设计与实现 ...2	菜鸟二代 2010-3-22	136033	LizaoTop 2022-8-8 18:56
[资料] 两篇关于时钟复位设计的文章（来自synopsys SNUG paper） ...2 3	maosheng 2014-7-23	207176	zchdsp 2022-8-8 16:52
[资料] HDLC 的源代码（新加入对源码理解以后的流程图） ...2 3 4 5 6..8	patriotiii 2010-5-21	7232616	zchdsp 2022-8-8 16:49
[资料] Altera官方培训课程：利用TimeQuest静态时序分析器来验证性能，强烈推荐！！！ ...2 3 4 5 6	智慧棒 2011-12-9	5218562	zchdsp 2022-8-8 16:44
[资料] advanced-digital-design-with-the-verilog-hdl书中例子的代码	sjs132 2018-6-4	73357	zchdsp 2022-8-8 16:43
[资料] matlab Fixed-Point Designer ...2	iNostory 2018-5-17	124694	zchdsp 2022-8-8 16:38
Xilinx的Verilog培训资料 ...2 3 4	yuelengyueming 2009-1-14	359492	zchdsp 2022-8-8 16:16
[资料] altera2010巡讲迅速掌握SDC（Timequest） ...2 3 4 5 6..7	askform 2010-11-11	6320641	zchdsp 2022-8-8 16:11
[资料] P4 runtime协议分享	xuanzhiyilian 2022-8-6	11871	xuanzhiyilian 2022-8-6 18:42
[资料] ASIC前端设计资料汇总1——课件、书籍、设计实例 ...2 3 4 5 6..37	kinglin 2008-11-19	36566985	clslhy 2022-8-5 21:43
[资料] Xilinx最新官方培训视频教程：布线优化设计技巧，强烈推荐！！！ ...2 3	智慧棒 2011-12-17	216849	a200556220407 2022-8-4 17:12
[资料] 《verilog_数字系统设计课程》(第二版)思考题答案	songhuicmd 2016-11-10	42808	orangeWRJ 2022-8-4 14:57
[资料] 静态时序分析经典Static Timing Analysis for Nanometer Designs - A Practical Approach	abral 2022-8-4	01524	abral 2022-8-4 10:31
USB3.0 spec ...2 3	chendong810208 2009-5-14	269211	770498962 2022-8-4 09:09
[资料] [高性能RTL设计]Performance Analysis with High-Level Languages for High Speed ...2 3	free2bird 2010-8-15	257217	zchdsp 2022-8-3 16:41
[资料] 高级verilog RTL 设计指导 ...2 3 4 5 6..9	stone14041 2011-2-19	8923346	zchdsp 2022-8-3 16:35
[资料] Xilinx中文社区的精品资料：赛灵思（Xilinx）FPGA 设计约束的分类，强烈推荐！！！ ...2 3 4 5 6..10	智慧棒 2011-12-4	9626530	zchdsp 2022-8-3 15:19
求书：[ebook] VLSI digital signal processing systems, design and implementation ...2 3 4 5 6..10	frank12345 2008-8-13	9843908	andyme 2022-8-3 15:13
[求助] 悬赏200信元谁可以帮忙在springer下载confocal microscope和Fluoresent microscope这两本书，谢谢各... - [悬赏 1 信元资产]	313949724 2022-8-3	22610	wx148520 2022-8-3 14:39
[解决] Ameya:纽扣电池的优点主要表现在哪些方面	Ameya360皇华 2022-8-2	02114	Ameya360皇华 2022-8-2 17:22
[资料] （经典）编写测试平台-HDL模型的功能验证(中文版,第二版)	LegendNing 2017-4-28	72915	lzdestiny 2022-8-2 12:30
[资料] VHDL资料：VHDL_Made_Easy_1996_英文扫描版	MarioZ 2022-7-29	52176	zhchang 2022-8-2 09:05
[资料] Verilog HDL程序设计与实践（xilinx 大学计划） ...2 3 4	ericxgj 2012-5-6	3312902	fengye5201314 2022-8-1 23:08
[转贴] 尼得科停止和保持力很好的电机AG齿轮制动马达	Ameya360皇华 2022-8-1	11267	jfeta 2022-8-1 20:38
[原创] ultraedit破解及染色文件verilog2001、SV、VHDL共享	eetopuser 2021-1-4	63217	Ralphjh 2022-8-1 15:59
[资料] CMOS蓝牙接收机前端的研究与设计 ...2 3	mousexia 2010-7-5	239377	jw216 2022-7-30 21:07
[求助] 急需，谁手头有sd host controller v1.00 2006年的	lotus_meilian 2012-7-3	22974	ManToulLGL 2022-7-30 15:39
[转贴] Ameya:蔡司工业质量解决方案：产品及相关电子应用案例介绍	Ameya360皇华 2022-7-29	01391	Ameya360皇华 2022-7-29 16:51

1 ... 132 133 134 135136137 138 139 ... 760 / 760 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计资料(IC前端|FPGA|ASIC) 今日: 38 |主题: 26568|排名: 4

快速发帖

浏览过的版块

站长推荐 /1