EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› Analog Layout（版图）› Layout讨论区

Layout讨论区今日: 0|主题: 13446|排名: 5

版主: cxl666, mickey1999, jian1712, lixiaojun707, snk88

1 ... 258 259 260 261262263 264 265 ... 385 / 385 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] IC51版图能够调暗吗？怎么调？	Esther_zheng 2020-12-23	43002	jiangtaojack 2020-12-24 20:33
[求助] 請問laker TF裡面的mos的polycont語法麼寫呢?	ryan2 2020-12-15	92460	ryan2 2020-12-24 19:28
[求助] layout layer层的详细信息如何查询	蛋zizi 2020-11-4	53216	574387149 2020-12-24 11:02
[求助] 想要了解整个项目版图设计流程有什么资料或者视频吗？	Esther_zheng 2020-11-9	12350	574387149 2020-12-24 10:56
[求助] 请问NTAP和PTAP是什么	windyxqy 2012-2-17	516707	574387149 2020-12-24 10:42
[原创] 数模混合芯片的TOP级别，除了验证DRC，LVS，还要满足什么制约？	林夕种 2020-11-14	12557	574387149 2020-12-24 10:38
[求助] layouts设计的拓展方向	蛋zizi 2020-12-2	32635	574387149 2020-12-24 10:20
[原创] DRC错	yguvyg 2020-9-30	33501	574387149 2020-12-24 10:16
[求助] cadence中stream gds文件报错	浮世云说 2020-12-3	32109	574387149 2020-12-24 09:47
[求助] MIMCAP的连线问题	czq1419 2019-12-30	55447	jeffej 2020-12-23 15:09
[求助] 一个mos管打散重新make cell 后怎么做才能在调用的时候可以修改W、L呢？	我是白小白 2020-12-11	63685	我是白小白 2020-12-21 09:11
[求助] T28nm 自动打孔出来的via不满足DFM rule	leshi 2020-12-14	22264	l13787908861 2020-12-20 12:44
[求助] edit Via properties 无法修改start layer	蛋zizi 2020-10-12	32382	18312727343 2020-12-20 01:03
[原创] 时钟线宽度的计算 ...2	ZMOS 2020-11-30	125483	ZMOS 2020-12-19 09:25
[原创] spice in 时的pin direction - [悬赏 50 信元资产]	bing_bing 2020-12-18	02877	bing_bing 2020-12-18 16:11
[求助] 关于电容，电阻，MOS管匹配问题 - [阅读权限 255] ...2	sunxeu 2020-8-13	102295	sunxeu 2020-12-18 14:41
[求助] 请教一下，芯片制成中T与U的区别	Zel 2020-12-17	53078	jeffej 2020-12-18 12:56
[解决] PLL中的LCVCO手动填充dummy问题	ZMOS 2020-12-9	12403	cj_181888888 2020-12-17 16:34
[求助] 請問calibre lvs box可以用flat run嗎?	ryan2 2020-12-16	22808	ryan2 2020-12-17 14:22
[求助] 利用LVS BOX验证pin	蛋zizi 2020-12-15	01872	15965256055 2020-12-15 17:01
[求助] 请问工艺移植的问题，使用VLM在做migrate时出现failed，是怎么造成的？	canxin001 2018-1-12	32490	lnxmj 2020-12-15 16:45
[求助] VLM层次设计，如何自底向上自动调用已经移植之后的cell？？	canxin001 2018-1-18	11879	lnxmj 2020-12-15 16:18
[求助] AP层加dummy	gedy 2020-12-4	32989	Tinhong 2020-12-15 15:32
[求助] DRC code 编写问题	lfs 2020-12-11	32460	a52030999 2020-12-15 14:50
[求助] 为什么要有密度过小的DRC	蛋zizi 2020-11-26	83089	九品芝麻狐 2020-12-15 11:15
[讨论] 芯片中薄金属或厚金属的厚度大致是多少？？？	xxtop 2015-3-17	33478	大佬 2020-12-14 16:44
[求助] umc 0.18 BCD 工艺该如何防止 latch up	flyunicorn 2020-12-14	53870	jeffej 2020-12-14 16:01
[求助] 不同电位的N阱下的埋层能否接到一起 ...2	mayunli 2012-2-17	109822	Aries_F 2020-12-14 14:33
[求助] 关于calibre中PEX使用的问题 - [悬赏 100 信元资产]	天上掉个饼 2020-12-11	03122	天上掉个饼 2020-12-11 09:38
[原创] 大家来讨论一下，PW能接1.2V吗？	林夕种 2020-12-8	12470	litong717 2020-12-10 17:40
[求助] layout显示问题求助	蛋zizi 2020-12-10	42409	15965256055 2020-12-10 15:27
[求助] 关于模拟地与数字地的问题	1029292401 2020-12-9	32239	1029292401 2020-12-10 09:36
[求助] virtuoso画版图时，NMOS的sub总是无法连在GND上 ...2 3	RayMiin 2020-12-7	2510356	RayMiin 2020-12-9 11:35
[求助] Virtuoso里的快捷键T--->显示Layer Tap的设定	bridgepons 2017-12-19	65132	九品芝麻狐 2020-12-8 17:06
[求助] 请教一下foundry根据上传版图反馈回来的信息叫什么？ ...2	hehuachangkai 2014-12-26	129718	hadeheng 2020-12-8 14:39

1 ... 258 259 260 261262263 264 265 ... 385 / 385 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

Layout讨论区今日: 0|主题: 13446|排名: 5

快速发帖

浏览过的版块

站长推荐 /2

Layout讨论区 今日: 0|主题: 13446|排名: 5

快速发帖

浏览过的版块

站长推荐 /2

Layout讨论区今日: 0|主题: 13446|排名: 5