关于怎样检查版图中power/ground走电流能力是否符合电路要求

微笑向暖

如题，在版图做好后，是通过什么方式来检查版图中规划的power/ground的走电流能力是否符合电路的要求？
之前我在上家公司是designer通过公司内部写的一个脚本来检查的，现在新公司让每个版图负责人肉眼检查，感觉这样很容易查漏，而且给版图工程师更大的压力，请问各位是怎样来检查的，有没有cadence自带的工具可以用，谢谢。

bing_bing

cadence Voltus-FI 工具  要用到DSPF文件   这个工具可能不是标配  要买的             盗版的cadence就算了  只能肉眼去看去算了

yipianbingxin

totem可以，但价格较贵。

微笑向暖

bing_bing 发表于 2020-7-27 16:33
cadence Voltus-FI 工具  要用到DSPF文件   这个工具可能不是标配  要买的             盗版的cadence就算 ...

我还以为每家公司都会有这种仿真工具

微笑向暖

yipianbingxin 发表于 2020-7-27 16:59
totem可以，但价格较贵。

现在看来我们公司应该没有类似的仿真工具

snola

You can ask RD to get the max. operation current of the circuit.
Second, you need to reference FAB's current density document.
It has the following description of different metal layers.
EX : M1, 1A/um.
Hence, you can get the min requirement of your design.

微笑向暖

snola 发表于 2020-7-29 16:55
You can ask RD to get the max. operation current of the circuit.
Second, you need to reference FAB's ...

you are right，不过这个只是适用于我从底层模块开始layout，而且模块大小还是比较小的那种，才能保证每个地方我都是熟悉且保证要求的，如果我只做顶层，而且集成了很多功能模块的话，我没有办法知悉底层模块是否符合要求，这还是需要每个工程师肉眼去check，而且在顶层进行连线时，如果不小心忘记在主干道的power/ground上打孔，而是通过一个比较细的metal进行连接（有时模块的ring会搭在一起），这样lvs可以过，但是这个细metal连接模块的power/ground电流能力就会不够，肉眼去check也是比较麻烦的事情，这种事情也是比较常见的

zgf85644958

只能先让底层layout满足电路设计要求，再到顶层，层层满足，没有软件只能人工

delei0523

有专业的EMIR检查工具做这个。

scmyhbj

bing_bing 发表于 2020-7-27 16:33
cadence Voltus-FI 工具  要用到DSPF文件   这个工具可能不是标配  要买的             盗版的cadence就算 ...

你好，请问Voltus必须是正版cadence才能使用吗？破解的行不行呢？