设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› Analog Layout（版图）› Layout讨论区
收藏本版 (453) |订阅

Layout讨论区 今日: 1 |主题: 12251|排名: 4 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[求助] 类似于Multipart path&&pcell的问题 attach_img  ...2 ZGP123456 2018-10-26 113692 zhumingzhu 2021-8-25 16:58
[求助] 版图设计中的DRC规则检查LUP错误要怎么解决 新人帖  ...2 petit_citron 2021-1-26 1513230 MrHlayout 2021-8-25 15:55
[求助] layout 中path的width 属性 能不能放到Pcell的parameter中去？？  ...2 sca110224 2017-6-27 123612 zhumingzhu 2021-8-25 13:44
[求助] 自动打孔的skill脚本 attach_img  ...23 lhl497561508 2018-12-12 249815 蓝天高高 2021-8-25 11:39
[求助] cadence6.1 virtuoso画线的问题，求助！！！ attach_img  ...2 小叶_123 2018-12-3 146809 MrHlayout 2021-8-25 10:44
[求助] 新人求教，skill要如何加载进入virtuoso使用 attach_img zhen_xiaowu 2021-8-24 71871 zampple 2021-8-25 08:40
悬赏 [求助] skill程序：不能生成via并且对多个inst不能用 - [阅读权限 255]- [已解决] attach_img Williams00 2021-8-23 5144 Williams00 2021-8-24 15:58
[求助] calibre LVS自动导出gds文件与手动导gds不一致 蛋zizi 2021-8-18 41323 15965256055 2021-8-24 13:55
[求助] 请教一下，PO drawing层和dummy1层有什么区别，做dummy PO哪个比较好？ 新人帖 kaerfa 2021-8-21 52206 kaerfa 2021-8-24 13:53
悬赏 [求助] Pcell格点问题 新人帖 - [悬赏 100 信元资产]  ...2 Reika 2021-8-12 114179 wangbin851021 2021-8-24 10:49
[求助] 咨询一下版图的移动 attach_img  ...23 jcxwzy 2021-8-20 224841 jcxwzy 2021-8-24 08:57
[求助] 请教CSMC0.5工艺的金属层问题 attach_img gjy1095481875 2021-8-23 11451 fengrlove 2021-8-24 08:40
[求助] 高压管子前缀需要从M改成X，改后提网表管子的W和L参数不见了，什么原因？ hehuachangkai 2015-12-11 42560 ysp500417 2021-8-24 00:46
[求助] Align 问题。。 newlayout 2021-8-9 71977 hypo029 2021-8-23 21:21
[求助] 关于反向提图工具ChipLogic Master 导入导出功能 新人帖 attach_img 末班车 2021-8-18 31537 hypo029 2021-8-23 21:18
[原创] 如何用skill获取instance的poly坐标 attach_img Williams00 2021-8-20 11379 Williams00 2021-8-23 16:40
[求助] 如何在左上角设置flatten图标 zhounnan123 2021-8-23 41423 zhounnan123 2021-8-23 16:40
[求助] 导入gds后pcell都在外面 icsnow 2021-8-19 41664 吕某1899 2021-8-23 16:33
[求助] 版图softchk软连接问题 attach_img April1999 2021-8-21 23025 光非 2021-8-23 16:19
[求助] Pcell的制作 attach_img Reika 2021-8-16 52053 yfanny1980 2021-8-23 15:15
[求助] 关于power aoligeixiaoshu 2021-7-28 41598 pph_cq 2021-8-23 15:00
[求助] 关于工艺转换的问题  ...2 fumin987654321 2012-4-24 198443 sujh0755 2021-8-23 14:00
[求助] 集成电路布图保护  ...2 sunny_yangfeng 2016-1-23 104623 wangbin851021 2021-8-23 13:14
[求助] IC51自动布线 2442905427 2021-8-23 01271 2442905427 2021-8-23 12:43
[求助] skill atof函数返回值问题 attach_img  ...23 Williams00 2021-8-19 235486 Williams00 2021-8-23 11:37
[求助] 电容阵列版图报错解决 attach_img April1999 2021-8-20 91968 geo24 2021-8-23 10:26
[求助] 版图规则提示设置 新人帖 attach_img 165487 2021-8-18 41707 165487 2021-8-22 11:45
[原创] IC617中却少一个文件.cdsinit_61，求帮忙发一下。谢谢！ CmosLgh 2021-8-20 21408 CmosLgh 2021-8-21 10:10
[求助] skill脚本 加foreach后报error - [阅读权限 255]attach_img  ...2 Williams00 2021-8-20 13198 Williams00 2021-8-20 18:42
[求助] IC617下打多层串孔的时候Q属性里面更改孔洞个数不能跟着变化 duanpeng 2021-8-20 01182 duanpeng 2021-8-20 18:25
[求助] 求助：layout高亮，virtuoso便退出 attach_img daiwei4287 2020-3-5 94096 扬帆远航 2021-8-20 17:40
[求助] 提交gds后Foundry的工作流程 ic_shuo 2021-8-20 11553 MrHlayout 2021-8-20 17:08
[求助] 求助，lvs出现这三个错误，怎么解决 attach_img suesuxin 2021-8-19 61657 Inwhite 2021-8-20 15:49
[求助] cdl in 将网表导入产生电路 smart2010 2013-12-12 84776 CmosLgh 2021-8-20 14:11
[讨论] 关于40nm DRC 规则 attach_img 大江南北 2021-8-20 01559 qianjun526 2021-8-20 10:10
下一页 »
1 ...199200201202203204205206... 351下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-30 08:34 , Processed in 0.026673 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块