在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
收藏本版 (15) |订阅

SOC讨论区 今日: 2 |主题: 1185|排名: 107 

[求助] dc插入scan ,是在综合成网表之后再插入scan吗,还是并行的? dyytx 2017-11-2 32821 alenww 2017-11-21 13:53
[求助] iff的语法问题 simonhqz 2017-3-17 52605 cloudiesky 2017-11-20 12:00
[求助] solaris 系统下如何安装memory compiler chenhee_ge 2017-9-14 22312 cloudiesky 2017-11-20 11:55
[讨论] 基于ARM Cortex M3 的bootloader设计 sunyk 2017-2-10 34278 gentle_man 2017-11-15 09:30
[招聘] 上海知名创业型公司 leo猎头 2017-10-26 22069 leo猎头 2017-11-13 11:35
[讨论] Do you use a tool to make fabric bus? h9f3 2017-10-14 11919 Desingman 2017-11-6 04:23
[原创] IP 洽谈 zqtzm 2016-10-24 43175 Desingman 2017-10-31 20:18
[原创] in ICC legal orientation of io librar xiaoyisimonguo 2017-10-28 01770 xiaoyisimonguo 2017-10-28 02:12
[求助] 测量Peak to Peak jitter,需要看多长时间段的眼图为准?? attach_img libo123 2014-7-28 25489 wangyanhustdk 2017-10-18 16:14
[求助] IIR数字滤波器的matlab验证 18220870385 2017-10-11 11818 18220870385 2017-10-16 08:40
[求助] 菜鸟请问SoC中的模拟IP的仿真和集成是在哪一步进行? helimpopo 2017-8-17 21833 fengzhepianzhou 2017-10-14 18:50
[求助] spyglass 读取sdc时报错 dyytx 2017-9-20 11950 ciscoo222 2017-10-13 21:51
[求助] 综合 warning Gated clock latch is not created ??? dyytx 2017-10-11 01362 dyytx 2017-10-11 08:54
[求助] report_timing only for path type of max? xiaoyisimonguo 2017-10-11 02726 xiaoyisimonguo 2017-10-11 02:12
[求助] DC for DFT still have violations, please help xiaoyisimonguo 2017-10-11 01493 xiaoyisimonguo 2017-10-11 02:07
[资料] VR/AR_AI_人工智能 Tesilica DSP attachment justzoom 2016-9-20 84495 刺客无痕 2017-9-20 17:39
[原创] Cadence包括IC617在内的全套新版工具套件(2015年底版) min4max 2016-1-17 12913 zisa 2017-9-18 20:22
[求助] 在设计时钟模块时候,如何实现3分频寄存输出? swary 2017-8-29 42081 swary 2017-9-18 16:48
[讨论] 关于从事soc行业的几点问题,求大神们解答 Marvin.Liang 2017-9-13 11715 asic_soc_fpga 2017-9-14 11:08
[求助] SOC 验证需要学习哪些知识 flyover_xiao 2017-6-9 33291 songchao236 2017-9-7 10:40
[求助] SDC中的异步模式是什么? houduansheji 2016-6-14 83865 yunzhiyingly 2017-8-31 19:06
[求助] 综合之后要看timing,除了要读取ddc文件,还需要其它文件吗 dyytx 2017-8-28 22154 sdlyyuxi 2017-8-29 10:55
[求助] 请教各位大神一个问题,关于fpga的 sywwww 2017-8-22 11566 sywwww 2017-8-22 13:35
[求助] arm 的designstart 代码DE2-115移植编译不了,求教程 adan313 2017-8-18 12233 asic_soc_fpga 2017-8-18 08:33
[求助] asynchronous FIFO xiaoyisimonguo 2017-5-6 11869 iaievjtjt 2017-8-17 15:28
[求助] 请教 analog power 和 digital power 的区别 fiona_ustc 2017-8-17 02586 fiona_ustc 2017-8-17 13:30
[讨论] OTP高温测试,数据被奇怪写入  ...2 zfgu 2017-5-17 105321 zrz940582232 2017-8-17 09:29
[求助] ERROR (LEFPARS-1505): MANUFACTURINGGRID statement was defined before UNITS. smart2010 2015-10-30 22961 zyp96 2017-8-17 09:28
[求助] 有没有讲scan相关的书籍??? dyytx 2017-8-16 01392 dyytx 2017-8-16 22:05
[求助] SOC做DFT时有哪些模块可以不用做 ctheseus 2017-7-21 22277 macharith 2017-8-13 14:57
[求助] The PCB capacitors of PS_MGTRAVCC and PS_MGTRAVTT in Zynq UltraScale+ MPSoC luckweizhou 2017-8-5 01918 luckweizhou 2017-8-5 11:54
[求助] 设计一个axi总线之后,如何跟多端口DUT相连? 配信中 2017-7-16 52282 配信中 2017-7-19 16:47
[求助] latch的timing如何检查 yuanpin318 2017-7-12 13676 electron.4018 2017-7-18 21:24
[求助] IC芯片内核 quanpf2481 2016-12-30 52676 designstart 2017-7-15 08:46
[求助] CRC校验原理 attachment  ...2 mokang0421 2015-12-10 143916 vinocherish 2017-7-12 11:35
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-23 06:30 , Processed in 0.019073 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块