在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
收藏本版 (155) |订阅

后端讨论区 今日: 2 |主题: 22174|排名: 5 

[招聘] 有没有人做TSMC 65nm数字后端兼职的 greatwater 2012-9-26 74393 toad 2012-9-29 21:51
[求助] icc的check_tlu_plus_files出现的错误【已解决】 attach_img 白兰地 2012-3-9 75734 mygy111 2012-9-29 13:15
[求助] encounter中nanoroute的问题 小豆丁 2012-9-29 25463 小豆丁 2012-9-29 10:09
[求助] 关于SI影响delay的问题 hbaifenbai 2012-9-27 43047 yin_wt 2012-9-29 01:02
[求助] Power分析中的switching_activity(活性率)相关 xjg@hmes 2012-9-27 32778 yin_wt 2012-9-29 00:59
[求助] 使用ICC做floorplan时 pg strap的打孔问题 kxzhang 2012-7-10 43106 yahemao123 2012-9-28 23:42
[求助] 求助CTS时ThroughPin的设置问题 AveryYoung 2012-9-28 22374 AveryYoung 2012-9-28 22:17
[求助] 求助:astro提取sdf没有cell的时序信息 chenss0226 2012-9-28 22517 QIn-23 2012-9-28 20:27
[讨论] asic工艺库参数问题 sunt8707 2012-9-20 34309 教父 2012-9-28 17:57
[求助] 在线求助: pt分析怎样从 generated clock 开始分析? shura_1206 2012-9-25 32997 教父 2012-9-28 17:44
[求助] icfb中如何将mos管旁边显示的参数隐藏?? iweimo 2012-9-28 01896 iweimo 2012-9-28 17:22
[求助] encounter的clock_gating问题【已解决】 小豆丁 2012-9-18 83207 小豆丁 2012-9-28 11:38
[原创] 正确填写TAG的帖子,优先回答 陈涛 2012-9-28 02485 陈涛 2012-9-28 10:35
[讨论] LEF 文件中的 WIDTH 4.50 WITHIN 1.50 SPACING 1.50的理解 729050850 2012-9-28 01728 729050850 2012-9-28 09:21
[讨论] Nplus和Salicide这两层,制造的时候,哪一层先做? 729050850 2012-9-26 32031 liuada001 2012-9-28 01:08
[讨论] encounter下如何check lef文件呢? ncx0169 2012-9-26 22381 joemool 2012-9-27 21:50
[求助] How? SDC constraint, pin relate to Clock,Prime Time. QQEDA 2012-9-27 02178 QQEDA 2012-9-27 17:37
[求助] about K value yangics 2012-9-27 01565 yangics 2012-9-27 16:14
[求助] 关于添加天线二极管之后做DRC的ESD错误 qq527343816 2012-6-21 38578 netiger74 2012-9-27 16:05
[求助] encounter的库的问题 easelive 2012-9-27 22165 easelive 2012-9-27 15:51
[求助] 在ICC里如何更改net_type ? ctgen 2012-9-26 42778 混乱三千年 2012-9-27 11:23
[求助] dc中如何用某个命令看一个设计的层次信息 AveryYoung 2012-9-26 21862 zfx253 2012-9-27 10:18
[求助] 如何解决vcs dump saif文件出现的括号不匹配所引起的语法错误 kulong168 2012-6-15 33201 yhang0 2012-9-27 09:57
[讨论] hot active与cold active的区别 729050850 2012-9-27 01724 729050850 2012-9-27 09:54
[求助] 关于dc下create_genereated_clock时提示的错误 AveryYoung 2012-9-26 12297 AveryYoung 2012-9-27 09:33
[求助] IC设计 XIDIANCAD2 2012-9-26 01502 XIDIANCAD2 2012-9-26 22:31
[求助] LSW中为什么会多出几个metal层? attach_img univerw 2012-9-25 33183 univerw 2012-9-26 20:20
[求助] 求助,dc在约束时对以下几个分频时钟的约束分频 AveryYoung 2012-5-22 45682 AveryYoung 2012-9-26 17:48
[讨论] encounter CTS 问题 ncx0169 2012-9-26 02757 ncx0169 2012-9-26 16:33
[求助] 在ICC中怎样设置不容许route走macro上面! attach_img  ...2 zg8312 2012-9-25 116808 zg8312 2012-9-26 16:20
请问各位高手这是怎么回事啊? ckzuan 2009-10-30 22504 HP_ccyz2012 2012-9-26 11:09
[求助] 关于create_clock的时钟起点的设置问题 AveryYoung 2012-9-25 57817 xjg@hmes 2012-9-26 08:38
[求助] 求科普 longjilb 2012-9-24 22287 longjilb 2012-9-25 20:20
[求助] encounter optimize Design 問題 attach_img popwqw520 2012-9-25 33130 陈涛 2012-9-25 18:34
[求助] 综合之后的时序报告问题 孤月飞星 2012-9-24 32366 孤月飞星 2012-9-25 14:45
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-28 03:44 , Processed in 0.048275 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块