在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
收藏本版 (87) |订阅

IC验证讨论 今日: 0|主题: 6535|排名: 29 

[求助] VCS生成覆盖率的问题 clany 2012-6-30 01528 clany 2012-6-30 09:33
[求助] 求助:systemverilog中数组可以使用push类似的操作么? oscillator_cn1 2012-6-28 36668 orlye 2012-6-29 21:41
[求助] 关于questasim对systemverilog的语法支持程度问题  ...2 1216exit 2011-3-23 146083 herui112112 2012-6-29 16:52
[求助] 如何从vmm转学uvm? odingo 2012-6-28 01940 odingo 2012-6-28 10:42
[讨论] vlsi设计验证过程为何要针对best typical和worse case做全面的验证? 天迹郎 2012-6-27 15277 天迹郎 2012-6-27 17:59
[求助] uvm中virtual sequence 的结束 heritor 2012-5-17 87972 xielinfeng 2012-6-26 10:15
[求助] sentaurus安装过程中出现问题,求教! attach_img kongkung 2011-8-3 42244 renart 2012-6-25 13:31
[求助] 求助:uvm中的get_response(rsp)的用法 oscillator_cn1 2012-6-20 16765 llh1119 2012-6-20 21:54
求助:谁有用VMM搭建的AHB环境的源代码呀?  ...2 pkulafang 2009-11-10 118227 rvipc 2012-6-20 15:41
[原创] 如何让verdi show definition sv的class?? toby4111981 2012-6-19 02456 toby4111981 2012-6-19 10:58
[求助] 验证人员的debug能力要求是不是很高? luluchn 2012-5-17 83871 kgbts 2012-6-19 10:22
[求助] 【VCS】【求助】关于指定库的问题 chinabiao 2012-6-17 11888 chinabiao 2012-6-17 16:53
[原创] 装Synopsys出现问题 airaing 2012-6-16 13799 y3rike 2012-6-16 21:01
[求助] 求教大伙个问题:关于在C程序中调试verilog的问题? zeusyi 2012-6-9 32446 bright1224 2012-6-16 15:40
[讨论] cvs 覆盖率 miss default问题 V116 2012-6-15 11944 V116 2012-6-15 10:59
[求助] 正余弦波的模拟调幅问题寻求高手指点!!QQQ! attach_img ffxsppan 2011-3-8 32534 20064376 2012-6-14 15:12
[求助] 求助:用VCS时候内存耗尽的问题 星空游无穷_ 2012-6-12 32758 星空游无穷_ 2012-6-13 15:54
[求助] pt的两个问题求助 zzczx 2012-6-13 01805 zzczx 2012-6-13 12:07
[求助] 新手发问:RGM_DB中的阴影register是怎么回事呀? oscillator_cn1 2012-6-12 12055 gaurson 2012-6-13 00:53
[讨论] VCS参与评测的话题 bob_haohao 2012-6-8 32312 sim110 2012-6-12 08:51
[求助] RGB2YUV 验证 duhanyu0516 2012-6-9 32190 tbb2009 2012-6-11 23:03
[求助] LDO的输出噪声的测量 xuehaiwuya 2012-5-5 64650 tigerajs 2012-6-11 20:05
[资料] UVM 1.1b Reference Implementation released! rickyice 2012-6-4 11884 oscillator_cn1 2012-6-11 14:36
[求助] 求助:vcs如何显示error的具体信息 oscillator_cn1 2012-6-8 45391 oscillator_cn1 2012-6-11 14:21
[求助] 求助:关于uvm的interface的获取问题 oscillator_cn1 2012-6-8 22240 oscillator_cn1 2012-6-9 08:46
[招聘] 微电子实习研究生招聘启事(清华大学深圳研究生院) pumamy 2012-6-8 01850 pumamy 2012-6-8 16:39
[讨论] 请教一个关于windows下用modelsim仿SystemVerilog的验证环境问题 puma0329 2012-5-12 22070 zmt206 2012-6-7 21:16
[原创] ctags+systemverilog toby4111981 2012-6-7 02889 toby4111981 2012-6-7 16:30
[求助] 请教:学习timing方面看什么资料比较好 kahn01011 2012-6-6 34523 kahn01011 2012-6-6 17:16
[求助] 谁有最新的design compiler软件 skyltlt 2012-3-2 41871 oscillator_cn1 2012-6-5 09:21
[求助] agent中undefined variable puyaraimondii 2012-6-1 32788 puyaraimondii 2012-6-4 10:01
[求助] 求助:关于VMM验证  ...2 jumphigh1987 2012-2-15 107650 qqwang106 2012-6-4 09:35
[原创] AWR_Design_Environment pt7 attachment jube2 2012-3-9 11664 jinwankaishi2 2012-6-3 01:15
[原创] AWR_Design_Environment pt6 attachment jube2 2012-3-9 12102 jinwankaishi2 2012-6-3 01:13
[原创] AWR_Design_Environment pt4 attachment jube2 2012-3-9 11744 jinwankaishi 2012-6-3 00:50
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-2 18:24 , Processed in 0.029893 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块