设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证讨论 › J750如何定义下面CLK的波形！

发新帖

查看: 2399|回复: 1

[原创] J750如何定义下面CLK的波形！

发表于 2013-3-2 07:22:08 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

机台的为CLK200 CYCLE ，dqs在CLK200下降沿输出
clk是CLK200的二分频，但有固定的延迟，
主要设定成什么：如NR,RL等，而且D0,D1,D2,D3如何设置
谢谢！

相关帖子

畅销就业培训课《芯片验证从入门到精通》推荐就业，赢取高薪！

回复

发表于 2013-7-2 10:45:43 | 显示全部楼层

D0,D1,D2,D3怎么看不清楚呢？是哪几个信号？

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-19 22:08 , Processed in 0.021440 second(s), 11 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表