在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2009|回复: 4

[求助] 关于FPGA设计验证的问题

[复制链接]
发表于 2013-6-3 23:45:23 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
刚开始学习FPGA设计验证,正在查资料阶段,但是找到的资料大多是关于ASIC验证的,请问ASIC和FPGA验证有什么区别?在找到的资料里大概了解了HDL代码静态分析、功能验证和时序验证这几个方面,但是理不出头绪,有没有系统讲解FPGA设计验证的教材或者资料?如果有的话麻烦发到邮箱155014112@qq.com    请大家多指点,谢谢!!!
发表于 2013-6-4 16:48:34 | 显示全部楼层
后端的不懂,和LZ同等大侠
发表于 2013-6-9 21:17:10 | 显示全部楼层
FPGA的功能验证和ASIC的前端功能验证差别不大
发表于 2013-6-14 15:55:33 | 显示全部楼层
前端的设计没有太大区别,只是对于 一些标准Cell如ram都去生成各自的ip core。
前端验证那就更没有什么区别了,主要差别是在后端,fpga的后端从综合到其布局布线工具都会一口气帮你完成,完成之后通过下载在实体fpga物理器件上完成连线
发表于 2013-6-24 00:29:22 | 显示全部楼层
本帖最后由 newnewsitter 于 2013-6-24 00:31 编辑

在SoC功能验证方面,FPGA主要调软件。通过软件调试,发现硬件的潜在问题,这是因为FPGA的运行速度要比ISS模拟器快太多。软件主要利用GDB调试,因此对GDB、JTAG、操作系统等相关知识的掌握变得尤为重要。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 07:06 , Processed in 0.020175 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表