求帮看latch产生的原因

arkinee

1. always @ (*)
   
2.                 if (rst)
   
3. begin
   
4.   irda_data = 8'd0;
   
5. end
   
6.                
   
7.                 else if (data_cnt == 4'd8)
   
8. begin
   
9.   if(get_data[1] & get_data[2])
   
10.    begin
    
11.      irda_data[7:2] = get_data[8:3];
    
12.      irda_data[0] = ~irda_data[0];       
    
13.    end
    
14.   else
    
15.      irda_data = get_data[8:1];
    
16.                   end
    

复制代码

提示说irda_data从0~7都产生了latch，请教下原因，谢谢各位高手

arkinee

自己解决了，在后面添加一个else补充完整。

goswami

latch在组合电路里要避免生成的原因是latch对信号毛刺干扰敏感，容易误锁存错误数据

不光是if(rst) 哪个层次少一个else语句,还有功能设计还有问题，从你的逻辑上来分析，是没有办法避免产生latch的，data_cnt应该是时序的，而在组合逻辑里同步时序信号的变化必然产生latch, 解决办法是改为时序电路，引入时钟，latch就变为寄存器

greenpine

有if没else都会产生latch