LDO流片后电源抑制比下降很多，什么原因？

confiope · 发表于 2010-3-22 17:02:37

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

作了一个LDO，仿真电源抑制比是[email=75db@1k]75db@1k[/email]
流片后，发现只有[email=50db@1k]50db@1k[/email]
请问这是什么原因造成的？
是用频谱分析仪测试的，
是电路、版图还是PCB版测试的问题？
请高手来解答！！

confiope · 发表于 2010-3-22 17:07:08

这个是不是有些太不正常了

gmc832002 · 发表于 2010-3-22 17:39:11

这个也正常，不是所有的器件模型都是那么准确，LDO的PSRR 在低频一般都是LDO环路增益的倒数，测试环路增益，对比一下，另外LDO的基准对PSRR影响很大，看LDO基准输出的-3db频率是多少，最好是小于1KHz,

confiope · 发表于 2010-3-23 08:58:41

这个也正常，不是所有的器件模型都是那么准确，LDO的PSRR 在低频一般都是LDO环路增益的倒数，测试环路增益，对比一下，另外LDO的基准对PSRR影响很大，看LDO基准输出的-3db频率是多少，最好是小于1KHz,
gmc832002 发表于 2010-3-22 17:39

登录/注册后可看大图

--------------------------------
这里的模型确实不太准确，
用了BYPASS电容，因此基准的因素可以排除，
但是测试LDO的环路增益怎么测试呢，
仿真倒挺方便的！