EETOP 创芯网论坛 (原名:电子顶级开发网)

便捷登录,只需一步

找回密码

  登录   注册  

快捷导航
搜帖子
电子书下载:《避免仪器烧毁的四种方法》【奖励300信元及小米音箱】
查看: 1696|回复: 7

[讨论] 大家来讨论讨论多bit的寄存器好坏

[复制链接]
发表于 2016-10-24 15:28:54 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有帐号?注册

x
一般设计都是用的单bit的D触发器,最近接触的项目里出现了2bit寄存器,就是有D0和D1两个输入的寄存器,感觉应该在综合里禁用这种比较好,主要是觉得时序会难修点把,不过人家既然做了这种寄存器肯定还是有用的,所以想问下用它的好处和坏处
发表于 2016-10-25 14:27:40 | 显示全部楼层
好东西被你禁用了。。。忍不住说两句。
优点:1、省面积,因为shared时钟端。
         2、时钟树的功耗降低,因为要驱动的CK节点变少了,时钟树上所需的CKBUF减少。
         3、时钟树占用的走线资源变少。
缺点:摆放和走线拥塞时,工具优化的灵活性降低。因为D0和D1端的逻辑相当于是捆绑在一起了。

时序是否好修,取决于具体设计,交给综合工具去判断如何使用多bit寄存器。直接禁用的做法,个人认为不合适。
回复 支持 反对

使用道具 举报

发表于 2016-10-25 15:52:19 | 显示全部楼层
回复 2# mnluan

项目中有multi-bit,只知道用,学习下优点。
回复 支持 反对

使用道具 举报

发表于 2016-10-25 16:52:17 | 显示全部楼层
征求后端的意见吧 一般不会禁用这类型的cell
回复 支持 反对

使用道具 举报

 楼主| 发表于 2016-10-27 13:47:05 | 显示全部楼层
回复 2# mnluan


    但是综合的时候根本没有物理位置也没有时钟,比如说多bit寄存器的两个D端的startpoint是两个memory,而这两个memory又因为别的原因不能放一起,这时候就很容易导致voilation,综合的时候又如何能判断的了呢,除非是走dct流程,把def读进去
回复 支持 反对

使用道具 举报

发表于 2016-10-28 15:40:57 | 显示全部楼层
回复 5# ljjbunny


   嗯,你说的没错。我们的综合流程都是走DCT的,已经很久没用单纯的dc了。而且如果真到后端布局布线时,遇上你说的那种情况,我们会重新添加约束,然后做一遍网表的ECO。
回复 支持 反对

使用道具 举报

发表于 2016-10-28 16:19:26 | 显示全部楼层
归根到底还是看design,到底有咩有那么严格的实现需求
回复 支持 反对

使用道具 举报

发表于 2016-10-28 16:23:03 | 显示全部楼层
现在在公司实习,企业导师打算让我硕士论文做这个,目前才刚刚接触触发器这块,至于它在工程中的应用,具体在哪方面体现出来?是否好写出论文?希望前辈指教哦
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询 |  EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2020-11-28 13:28 , Processed in 0.092422 second(s), 11 queries , Gzip On, Redis On.

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc.

快速回复 返回顶部 返回列表