设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › DC中怎么设置下降沿触发输入延迟问题

发新帖

查看: 1311|回复: 0

[求助] DC中怎么设置下降沿触发输入延迟问题

发表于 2016-5-5 09:46:45 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

捕获.PNG

图中 adc_time_clk_aid_en 是时钟下降沿触发的信号，因此它是从clock 的下降沿开始计算的。这样该信号的输入延迟就多算了半个周期，结果就违例了。请问各位该怎么设置该信号的输入延迟呢。该信号是内部信号，不是端口。急，急，急，多谢各位！！！

项目, 中年人

相关帖子

回复

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /3

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-4-20 09:56 , Processed in 0.029225 second(s), 10 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表