[求助] DC中怎么设置下降沿触发输入延迟问题

发表于 2016-5-5 09:46:45 | 显示全部楼层 |阅读模式

您需要登录才可以下载或查看，没有账号？注册

图中 adc_time_clk_aid_en 是时钟下降沿触发的信号，因此它是从clock 的下降沿开始计算的。这样该信号的输入延迟就多算了半个周期，结果就违例了。请问各位该怎么设置该信号的输入延迟呢。该信号是内部信号，不是端口。急，急，急，多谢各位！！！

高级模式

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-12-23 12:47 , Processed in 0.016410 second(s), 8 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

[求助] DC中怎么设置下降沿触发 输入延迟问题