EETOP 创芯网论坛

便捷登录,只需一步

找回密码

  登录   注册  

搜帖子
第三代半导体技术资料|下载奖励300信元
查看: 4393|回复: 21

[求助] csmc0.5 深N阱工艺怎么画?

[复制链接]
发表于 2014-8-13 17:33:08 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有帐号?注册

x
在原理图中有两个NMOS管的衬底接的不是源级,而是接漏极,但源级和漏极接的都不是地,这两个管只是一个中间的管,所以不懂在画版图时,它们的衬底怎么接?问过其他同学,他们说要弄成深N阱工艺,具体怎么接它们也不知道,求大侠帮帮忙。
 楼主| 发表于 2014-8-13 17:36:32 | 显示全部楼层
还有是不是每种工艺都有深N阱工艺?
回复 支持 反对

使用道具 举报

发表于 2014-8-14 09:48:58 | 显示全部楼层
源漏级是根据电位判断,而不是根据位置的。nmos是不会有衬底接在漏极上的,低电位的就是源级。
如果设计并没有特别需求,是可以把nmos衬底改成直接接地的,但这个需要再仿真一下性能。
深阱工艺大概是可以在nmos下面预先做一个埋层,可以隔离一部分衬底噪声之类的,不少前辈都把它当独立的阱用,但是这个和双阱工艺还是不太一样的,个人觉得这么做有风险。
我是新手,希望有帮助。
回复 支持 反对

使用道具 举报

 楼主| 发表于 2014-8-14 10:58:07 | 显示全部楼层
回复 3# wendyyang100

谢谢了,我也是新手。那我只能再改改原理图,看看能不能接地。如果真不行,就要换个结构了。
回复 支持 反对

使用道具 举报

发表于 2014-8-14 16:22:01 | 显示全部楼层
回复 4# electron2008


我又查了查资料,再补充一下
有的深n阱工艺是有独立的p-well,nmos做在p-well里面,然后p-well又在deep n-well里面。这样就是完全隔离开的了。

这两种都是防止衬底干扰的,但截面图上不太一样,所以看看工艺手册比较好。

另外,一般是rf的工艺里才有,std cmos工艺是肯定没有的

期待有大牛来详细讲解一下啊!
回复 支持 反对

使用道具 举报

发表于 2014-8-14 21:03:04 | 显示全部楼层


   
回复  electron2008


我又查了查资料,再补充一下
有的深n阱工艺是有独立的p-well,nmos做在p-well里 ...
wendyyang100 发表于 2014-8-14 16:22




    就是这样的. 但这种工艺相对成本就比较高
回复 支持 反对

使用道具 举报

发表于 2014-8-14 21:57:12 | 显示全部楼层
csmc 0.5 mixsignal没有deepnwell,别瞎搞。
回复 支持 反对

使用道具 举报

 楼主| 发表于 2014-8-15 09:45:16 | 显示全部楼层
回复 7# hszgl

怪不得我找不到DNW那层物质,现在就只能改电路了。
回复 支持 反对

使用道具 举报

 楼主| 发表于 2014-8-15 09:49:10 | 显示全部楼层
回复 5# wendyyang100


我同学用smic0.18画出来了,但是csmc的 找不到对应的物质层。
回复 支持 反对

使用道具 举报

发表于 2014-8-15 10:01:12 | 显示全部楼层
回复 9# electron2008


    你同学随意用dnw,也是瞎搞。
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询 |  EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2020-6-2 19:04 , Processed in 0.069760 second(s), 11 queries , Gzip On, Redis On.

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc.

快速回复 返回顶部 返回列表