求助：时序分析中同一时钟的不同路径问题

supercainiao · 发表于 2011-10-20 22:17:50

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 supercainiao 于 2011-10-20 22:21 编辑

新手，SOC前端的，最近和后端一起做时序分析时发现一个问题。Encounter做CTS的时候报出来的一些timing violation。
分析后发现问题如下

源时钟CK，从A点出发---->B点时钟处理逻辑1（比如分频逻辑）----->D点切换逻辑-->E点输出时钟CKE
                        |                                                 ^
                        V                                                 |
                        ------>C点时钟处理逻辑2--------------
   在对E点后的时钟CKE作后面的时序分析时，比如寄存器a时钟为CKE，其D端计算数据路径时，时钟路径从A到B到D再到E；而其时钟端的时钟路径计算则从A到C到D再到E。工具用了一个最坏情况去计算时序，但问题是实际情况中时钟只可能来自同一路径，要么前者，要么后者，不可能同时来自两条路径。
   求问如何让工具避免这种不真实的计算方式，考虑过加constraint，但是两条路径都是合理的，屏蔽其中一条反而不合理。
   有没有什么相关命令，求指教
   另请问CPPR的设置应该和这种情况没关系吧
   谢谢

supercainiao · 发表于 2011-10-20 23:28:25

自己顶，真心求教

optihack · 发表于 2011-10-20 23:48:18

我觉得应该就是CPPR，你看下report里有没有CPPR的 recovery，
没有的话就打开CPPR

supercainiao · 发表于 2011-10-21 12:01:35

回复 3# optihack

打开了，但是CPPR的补偿为0

abao123 · 发表于 2011-10-21 14:49:16

你的RTL正确吗？好像不能出现这样的情况吧！

supercainiao · 发表于 2011-11-12 20:20:00

看来高手对这种简单问题都不感兴趣，我自问自答吧……
首先这个跟CPPR没关系，CPPR补偿是以同一路径的时钟为前提的，ABD,ACD路径不一样，所以不涉及到CPPR
后来做时序检查的时候分成两个case，set case analysis在D点，ABD和ACD分开检查

hawkz · 发表于 2011-11-12 23:54:55

这个是典型的Clock reconvergency问题, 时钟源头一样,然后走不同的路径,然后在某个mux上重新汇聚,在做timingcheck的时候这两条路径互相check,就产生violation,然而这样的路径是虚假的,因为一个mux不能同时通过两个时钟.

解决方法可以在mux上设case_analysis,每个mode只过一条路径,这样mode会变多,需用MMMC来解.做时钟树的时候一般情况下两条路径做到大致平衡,不过也有不能平衡的情况,比如DLL.

陈涛 · 发表于 2011-11-13 13:13:53

hawkz说的MMMC是一种解法
如果不想用MMMC的话，在B和C处，分别定义generated_clock，然后把它俩set_false_path

jidikuayue · 发表于 2011-11-14 21:18:24

学习了

supercainiao · 发表于 2011-11-15 22:04:04

回复 7# hawkz

是的，目前也是这样做的

[求助] 求助：时序分析中同一时钟的不同路径问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2