ET创芯网论坛(EETOP)

找回密码

  登录   注册  

搜索
楼主: 侨张

很好的一个FIR滤波器的VERILOG代码

[复制链接]
发表于 2019-7-5 09:51:20 | 显示全部楼层
谢谢分享!!很受启发,总结下,实现了一个并行带流水线结构的16阶8bit输入输出FIR,固定系数,用移位加操作代替乘法运算,占用资源少,运行速度快。确实经典啊。
回复 支持 反对

使用道具 举报

发表于 2019-9-16 12:49:46 | 显示全部楼层
谢谢分享
回复 支持 反对

使用道具 举报

发表于 2019-9-17 23:36:31 | 显示全部楼层
学习一下,多谢!!!
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

关于我们|联系我们|ET创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2019-10-24 12:31 , Processed in 0.054737 second(s), 7 queries , Gzip On, Redis On.

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc.

快速回复 返回顶部 返回列表