在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: 侨张

很好的一个FIR滤波器的VERILOG代码

[复制链接]
发表于 2018-1-8 00:53:33 | 显示全部楼层
try it on
回复 支持 反对

使用道具 举报

发表于 2018-4-20 09:30:30 | 显示全部楼层
学习一下!!
回复 支持 反对

使用道具 举报

发表于 2018-5-22 02:14:05 | 显示全部楼层
非常感謝~~~
回复 支持 反对

使用道具 举报

发表于 2018-6-5 15:19:24 | 显示全部楼层
真的不错的
回复 支持 反对

使用道具 举报

发表于 2018-10-12 14:24:32 | 显示全部楼层
东西不是Verilog的,标题写错了吧
回复 支持 反对

使用道具 举报

发表于 2018-10-12 23:48:01 | 显示全部楼层
fir的滤波器设计,哪里有亮点?不介绍?
回复 支持 反对

使用道具 举报

发表于 2018-11-2 16:37:19 | 显示全部楼层
这个是VHDL的,是quartus II的工程....
回复 支持 反对

使用道具 举报

发表于 2019-4-3 16:57:41 | 显示全部楼层
看看先
回复 支持 反对

使用道具 举报

发表于 2019-5-2 23:10:57 | 显示全部楼层
学习一下哈
回复 支持 反对

使用道具 举报

发表于 2019-5-14 20:51:47 | 显示全部楼层
不错
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-26 21:33 , Processed in 0.019023 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表