在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: 侨张

很好的一个FIR滤波器的VERILOG代码

[复制链接]
发表于 2018-5-22 02:14:05 | 显示全部楼层
非常感謝~~~
发表于 2018-6-5 15:19:24 | 显示全部楼层
真的不错的
发表于 2018-10-12 14:24:32 | 显示全部楼层
东西不是Verilog的,标题写错了吧
发表于 2018-10-12 23:48:01 | 显示全部楼层
fir的滤波器设计,哪里有亮点?不介绍?
发表于 2018-11-2 16:37:19 | 显示全部楼层
这个是VHDL的,是quartus II的工程....
发表于 2019-4-3 16:57:41 | 显示全部楼层
看看先
发表于 2019-5-2 23:10:57 | 显示全部楼层
学习一下哈
发表于 2019-5-14 20:51:47 | 显示全部楼层
不错
发表于 2019-6-18 17:04:26 | 显示全部楼层
thanks
发表于 2019-6-18 17:04:50 | 显示全部楼层

thanks for your sharing
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 22:10 , Processed in 0.020413 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表