请教各位，verdi波形查看，打开波形后部分信号是NF

kdfeifeng

前段时间装了VCS_2016-06+VERDI_2015-09，仿真是可以正常的。
但是生成fsdb波形使用verdi打开发现部分信号显示NF，没有信号，

                               
登录/注册后可看大图

请教各位这是什么原因呢？是因为verdi版本太低？？多谢

zsftm

1. 把鼠标放在nwave窗口里，按g，看下波形里有没有信号。
2. 若有，看下波形里的模块层次与verdi读入的代码的模块层次是否相同，特别是顶层模块。
3. 若路径层次都相同，看下打波形的命令有没有打有问题的模块这一层的波形；或者当前的模块有没有celldefine。
4. 若当前模块内有些信号能显示在nwave里，有些不能，那很可能是vcs读的代码和verdi读的代码不同。

kdfeifeng

回复 2# zsftm


    多谢回复，已更新到verdi2016.06。问题已解决

hahahuhu666

回复 3# kdfeifeng


    您好 verdi2016的安装文件有吗 谢谢

light222

请问哪里有verdi2016？

kdfeifeng

回复 5# light222


    论坛里面有，你可以搜一下

reptilian99

Interesting

reptilian99

Thank you

ppeezz

回复 2# zsftm


    hi，我也遇到了楼主的问题，我的vcs和verdi版本都是2016版的，我发现使用tsmc memory simulation model后无法dump memory model内部的信号，同时也发现tsmc memory simulation model都使用了celldefine，我想问如果我想要dump内部的信号，有什么方法吗？
另外我try了irun(ncverilog)的flow，是可以看到memory simulation model内部信号。

谢谢

ppeezz

回复 2# zsftm


    hi，我也遇到了楼主的问题，我使用的vcs和verdi都是2016版本。但是我没法看到tsmc memory simulation model内部的波形信号，然后我发现tsmc memory simulation model在文件最前面是加了celldefine的，我想知道如何才能看到model内部信号，需要加什么option吗？我觉得去掉celldefine的方式不可取，因为首先这修改了model，其次后续有很多model，都修改代价太大。
另外，我try了irun的flow，发现它可以直接dump simulation model内部的信号。

谢谢