在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: AngerWinTD

[求助] SAR ADC 动态失调问题

[复制链接]
 楼主| 发表于 2017-12-16 14:29:59 | 显示全部楼层
回复 8# liuweihui1015


   如果使用差分结构以及CDAC采样,共模就是固定的了
 楼主| 发表于 2017-12-16 14:33:18 | 显示全部楼层
回复 9# ralphtwtw


   利用传统的失调存储,仅仅能解决在固定VCM情况下的失调,如果共模电压发生变化,也是难以解决
 楼主| 发表于 2017-12-16 14:35:17 | 显示全部楼层
回复 8# liuweihui1015


   这其实就是提高运放的共模抑制比,是否也就意味提高运放增益(使用多级运放)
发表于 2017-12-16 16:06:58 | 显示全部楼层
回复 11# AngerWinTD
在使用差分结构时,输入差分信号,DAC输出共模固定,但是比较器还是存在动态失调。动态失调主要由两个原因造成:1)输入共模变化;2)差分电路寄生不匹配;
发表于 2017-12-16 16:24:05 | 显示全部楼层
回复 13# AngerWinTD
应该是这个意思,保证增益,同时也要保证带宽。不然就算增益很大,动态失调还是会存在,这时不是受共模变化引起的,而是由内部节点的“记忆效应”引起。
 楼主| 发表于 2017-12-17 13:57:21 | 显示全部楼层
回复 15# liuweihui1015


   一般有限的共模抑制比是由MOS的不匹配和电流源有限的输出阻抗导致,假设匹配性能很完美的情形下,对于记忆效应以及带宽的影响,是否可以考虑认为,尾电流源的寄生电容导致高频下输出阻抗降的很厉害,从而高频下的共模抑制比很差。这有点像电流舵DAC的设计
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-6 07:22 , Processed in 0.019323 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表