一个诡异的现象 calibre 做lvs到底是什么原理？？

motofatfat

回复 9# Elaine1992


   不用另外抽 , gds 和 cdl 做 LVS 時就會產生了 , 用那個試試

Elaine1992

回复 10# akwl2011
的确是因为那些寄生的PODE device而导致的lvs不成功，我把layout netlist 里面的这些device给删掉，就可以过lvs了

Elaine1992

回复 11# motofatfat
因为那些寄生的PODE device而导致的lvs不成功，我把layout netlist 里面的这些device给删掉，就可以过lvs了

Elaine1992

回复 10# akwl2011
“把LVS文件中设为CCI flow，把RC的开关打开就可以”  （1）这个设为CCI flow,是指把lvs runset里面的 MASK SVDB DIRECTORY “../SVDB” QUERY 语句后面都加上 QUERY CCI 吗？  （2）把RC的开关打开是指？

akwl2011

回复 14# Elaine1992


   是的，把RC开关打开，一般lvs文件中会有一个设置RC的开关，打开这个会多抽很多参数，不打开一般只比对LVS，参数会少一部分，但速度会快。

motofatfat

真是恭喜了

andy2000a

用calibre 做lvs，因为只有top gds，没有schematic，所以我先用calibre -spice 抽出layout netlist，然后拿 ...
Elaine1992 发表于 2017-10-29 14:45

                               
登录/注册后可看大图

    layout tools是靠定义

如

poly 跨过 od 就当 mos .
poly 跨 Rdummy 当 hi-Res 电阻
所以如果没 原 schematic 下就直接抽 RC + netlist .

如果没有定义RC , 一般LVS 就是 比 schematic netlist跟 layout 对不对 .
做 PEx (lpe) 就须要把 rule file  R , C 带入抽出 post-simulation 的netlist .

如果没有schematic 本来netlist ,那只能直接抽 .
有些先进工艺还可以对 gds 抽 3d model . 一般说抽 RC 不外 R , R +lump C , R+C-to C
抽出来都是 平坦话电路很难认 . 跟频的可能连 metal 跟 metal 间都须要考虑就会抽 3D .
特别有些跑 Ghz . 还有电感

Reverse 还有一类是拍图 , 用图片先宣告 mos 那些区
reverse 不过都须要人工修  而且netlist 很怪 .

firewolf223

把那个RC true打开直接抽就好了不用走LVS那一步

另外你出现的这个问题我估计是layout上根本没有pin 或者label，自然会有一些奇葩问题。

student321

这么做没意义

quhuaibo

good material