Verilog基本电路设计之一（单bit跨时钟域同步）

MKNIU · 发表于 2017-5-5 20:59:03

感谢大神上课。时钟切换在哪里开贴呢？？？

capcomwf · 发表于 2017-5-23 17:24:27

“如果只使用一级DFF，显然它的输出信号稳定有效宽度比较窄，跟clkb下的其他信号做组合逻辑会把这个稳定 ...
slsy 发表于 2017-2-23 21:50

登录/注册后可看大图

我来说下我的理解，因为亚稳态的出现，在这个区域的DFF_1的输出是一个亚稳态输出是不稳定不有效的，而用工作在CLK2的DFF_2再抓一拍，不管这个输出是否正确，抓到稳定的输出的概率会增大很多，虽然这个输出依然无法确认是否正确，但是至少是一个稳定的输出了

xiangchengsun · 发表于 2017-6-28 18:06:14

那怎样能既实现跨时钟域同步，又保证同步后的数据是正确的呢

Burt · 发表于 2017-8-28 10:20:41

感谢楼主大神的精彩讲解，获益很多。但是后面的程序没太看懂

在clka下，signal_a得等signal_b1_a2才能确定高电平宽度；
在clka下，signal_b1_a2是signal_b_b1在clka下被踩后延迟2个周期；
而signal_b_b1是在clkb下由signal_b延迟一个周期，然而signal_b又是在clkb下由signal_a得到的，又回去了；怎么回事呀？？？刚刚接触FPGA，看不懂您这个做法，求解答，谢谢了