cadence如何建立一个有周期的噪声源

jdylove · 发表于 2017-5-29 09:41:06

您需要登录才可以下载或查看，没有账号？注册

x

在matlab建模中我引入一个方差为1，周期为Ts的高斯噪声，把它当做一个dither，请问在cadence中如何建立这个模块，我个人觉得用verilog-a实现比较有可操作性，请问各位有没有什么建议。

dashezhixue · 发表于 2017-6-1 16:39:51

楼主这个噪声源产生了吗，我也在考虑这个问题

jdylove · 发表于 2017-6-5 14:28:49

本帖最后由 jdylove 于 2017-6-5 14:30 编辑

回复 2# dashezhixue

写了个verilogA解决。

adsun · 发表于 2017-6-6 08:51:49

transient可以使用前面提到的rdist_normal。如果你是做noise分析，可以使用white_noise函数

spartan313 · 发表于 2021-1-14 20:20:30

建议bound_step 设置的小于sim_time

[求助] cadence如何建立一个有周期的噪声源