在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3476|回复: 4

[求助] cadence如何建立一个有周期的噪声源

[复制链接]
发表于 2017-5-29 09:41:06 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在matlab建模中我引入一个方差为1,周期为Ts的高斯噪声,把它当做一个dither,请问在cadence中如何建立这个模块,我个人觉得用verilog-a实现比较有可操作性,请问各位有没有什么建议。
snipaste_20170529_094210.png
发表于 2017-6-1 16:39:51 | 显示全部楼层
楼主这个噪声源产生了吗,我也在考虑这个问题
 楼主| 发表于 2017-6-5 14:28:49 | 显示全部楼层
本帖最后由 jdylove 于 2017-6-5 14:30 编辑

回复 2# dashezhixue

P70531-210831.jpg 写了个verilogA解决。
发表于 2017-6-6 08:51:49 | 显示全部楼层
transient可以使用前面提到的rdist_normal。如果你是做noise分析,可以使用white_noise函数
发表于 2021-1-14 20:20:30 | 显示全部楼层
建议bound_step 设置的小于sim_time
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 23:26 , Processed in 0.019287 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表