三阶一位CIFB结构的SDM，加斩波与不加斩波的SNR比较

kwankwaner · 发表于 2016-10-18 22:55:22

本帖最后由 kwankwaner 于 2016-10-18 23:00 编辑

回复 8# 一客听琴

chopper频率大于1/f转角或者大于信号带宽不然噪声和信号混在一起，小于op带宽不然信号被op滤掉，在这个范围内尽量减小频率以减小chopper本身的噪声，同时chopper开关前面那个越小越好，后面那个要大一点。考虑到你最后应该是四阶滤波，然后你90db就满意了，那么你chopper频率设在你滤波器衰减到-10db的点就差不多了

一客听琴 · 发表于 2016-10-19 10:55:48

回复 11# kwankwaner
有几点疑问哈，我再问清楚一些：1、1/f转角是什么意思？（抱歉，基本功不太扎实

） 2、chopper频率大于信号带宽这个确实要满足，chopper频率要小于op的带宽，是指要小于op的单位增益带宽还是3dB带宽？ 3、我现在用的三阶结构、512OSR，输入信号带宽100Hz，1.8V的电源和参考电压，其实90dB我是不满意的，但是以我现在的水平，90dB好像已经遇到瓶颈了，有什么好的方法可以继续打破这种瓶颈吗？ 4、还有一个困惑哈，我在前仿真阶段，关于SDM的时钟，我需要用OSC或者RTC产生的实际时钟吗？因为用了实际时钟，它会有jitter，我用matlab的程序计算SNR的时候，好像jitter会让我的噪底明显抬高。

vdslafe · 发表于 2016-10-19 10:58:49

回复 12# 一客听琴

做了matlab 仿真没？两阶 OSR 256, 实测做90db+ 一点压力都没有。何况你是三阶512 OSR.

一客听琴 · 发表于 2016-10-19 11:56:54

回复 13# vdslafe 刚开始是参考这些博士论文，不管是SDM的理论还是具体的电路结构，都是参考这些博士论文来的，博士论文里面SDM阶数都比较高，而且很多结构都很复杂，但是他们最终测试的结果都不高（基本在12bits~15bits之间吧），所以当我把SNR仿真达到90dB左右的时候就很高兴了，你那么一说，我感觉心哇凉哇凉的！难道这群名校的博士水平比公司里面的工程师差那么多吗？（本人没有任何冒犯之意，只是有点困惑）。我的这个结构，看来优化的空间还是很大很大呀（自己有点像井底之蛙，不太了解外面公司的水平，惭愧

）！