请问女生做IC验证职业发展怎么样？

tuzituzituzi

大家好！我现在读研二，研究方向是形式验证。本科和硕士都学的软件，现在由于一些原因现在研究硬件形式验证，明年找工作，想问问大家硬件形式验证的工作如何？我的基础不是很好，现在正在学习数字系统设计和verilog，如果想找验证方向的工作需要增强拿些技能呢？
谢谢~

acgoal

回复 1# tuzituzituzi


   验证的话，system verilog是要学习的，uvm方法学最好也接触一些。不过你说的形式验证，好像和我们所说的验证不一样吧。

tuzituzituzi

回复 2# acgoal


   谢谢您的指导！现在就在担心学术研究与实际找工作的技能学习差别太大~所以想学习一些工作上的要求。请问公司里面做形式验证多么？Synopsys和Cadence也有一些形式化验证工具，需要学习么？

秦一1994

回复 3# tuzituzituzi


   形式验证是综合之后的事情了，偏后端了。验证是功能仿真，主流是用uvm搭testbench验证咯，研三毕业狗一枚。。

tuzituzituzi

回复 4# 秦一1994


   谢谢~我们主要的研究方向是前端的形式验证，主要是功能性质检验~不知道公司目前有这个方向的工作么

djhme

我没听说过有公司找人专门做形式验证的，除非synopsys这样的EDA公司。

tuzituzituzi

回复 6# djhme


   好的呢~谢谢解答

秦一1994

回复 5# tuzituzituzi


      这个不太清楚，我们一般都是分前端设计、前端验证、综合(包括formality)、place&&route。有机会的话 你可以去外企实习实习，比如nv啊 amd这些。 小公司估计是都要做的

acgoal

回复 3# tuzituzituzi


   你所说的前端形式验证，应该是formal吧，例如cadence的jasper。这一类验证目前在业界属于比较先进的，他们的思路和UVM这一类的方法学完全不一样，未来的验证一大研究方向，现在很多公司都在introduce这方面的工具和验证流程，个人觉得值得研究。只是做验证的话，不必要只局限于这个，uvm方法学还是必须要会的。两者兼备，找工作更有把握了。

真我个性

回复 1# tuzituzituzi


   formal check 还是有点窄，很多公司里formality的工作都不会由专门的人做。建议还是扩宽下自己学的东西，可以考虑向前端验证发展，了解些UVM的知识，验证还是很好找工作的