在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 7255|回复: 18

[求助] 前端写code有时序考虑吗?

[复制链接]
发表于 2016-9-22 11:03:04 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请问前端人员写code是怎样考虑时序的?加pipeline是考虑什么呢?小白求指教。
发表于 2016-9-22 11:16:41 | 显示全部楼层
【1】一般很少考虑timing问题,在code完成后做一次预综合然后看时序是否为例,如果是组合逻辑太长要考虑将组合逻辑一份为二用触发器隔离开。
【2】加pipeline是为了提高处理性能。
以上个人观点,如有不对地方请指正。
发表于 2016-10-8 14:10:49 | 显示全部楼层
当然要考虑时序,你自己写得逻辑心里当然有个期望工作频率
 楼主| 发表于 2016-10-8 17:35:02 | 显示全部楼层
回复 3# williamliwei

那请问你是通过什么方法判断是否达到预期频率?
发表于 2016-10-9 09:37:30 | 显示全部楼层
你需要对你写得电路被综合工具综合之后的大概电路心中有数,另外你需要了解当前工艺下一些标准单元的大概延时,基于此两点,可以粗略估计你的电路工作频率,差太多的时候显然需要用寄存器打拍了。 当然要得到很准确的值,还是需要综合工具去run一下
发表于 2016-10-9 13:59:56 | 显示全部楼层
低速的一般不用太在意,但是要跑的频率比较高的时候,肯定在写的时候就要考虑了,不然到后面timing过不了的时候再回头改就麻烦了,特别是设计复杂的时候。个人的方法就是觉得组合逻辑复杂,链路较长的path,在合适的地方就去用DFF切一级,还有就是改电路结构。
 楼主| 发表于 2016-10-9 23:37:12 | 显示全部楼层
回复 6# wuxiaoqing1

也就是说,是在写code时候加pipeline?
发表于 2016-10-19 08:46:43 | 显示全部楼层
是要考虑的,这要求你对设计所用的工艺和设计要求的频率有关,但也只是有个粗略的了解,具体的还是要综合以后看看时序有没有问题
发表于 2016-11-22 17:49:08 | 显示全部楼层
回复 7# wenfangsibao


   因为设计的复杂性,很难说一次性就可以写好,所以会有比较多的版本进行修改。在这个改的过程中,如果发现时序上有什么问题的话,也可以进行加pipeline等的操作。在最后如果还是有问题,可以在ECO阶段进行添加。
发表于 2016-12-5 16:43:09 | 显示全部楼层
1写代码就像盖楼房
2加pipeline就像设计楼房有几个楼梯,几个电梯
3考虑时序能不能满足就像计算盖楼房要好多少钱
这样回答你的问题:不看看手头有多少钱就敢盖摩天大楼?不设计好大楼的结构和布局,怎么敢直接开始盖?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 04:47 , Processed in 0.021215 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表