低频时钟采高频时钟生成的脉冲

YYFFLLMMNN · 发表于 2016-9-6 11:48:58

回复 9# 小武哥225
好巧妙。。

小武哥225 · 发表于 2016-9-9 18:12:47

回复 10# daneast

是的，如果不能在快时钟域处理，这种窄脉冲信号也只能用这种方法采样了，综合的时候异步时钟域需要设置false path，用两级触发器来解决亚稳态问题，还有你代码中最好再加上本时钟域的复位信号。

masaka_xlw · 发表于 2016-9-10 00:43:04

回复 5# daneast

synthesis 当然可以过。你create clk/generated clk, then 设置clk group保证特殊clk domain的STA check 即可

daneast · 发表于 2016-9-10 09:55:45

回复 12# 小武哥225

thx~

daneast · 发表于 2016-9-10 09:58:16

回复 13# masaka_xlw

3Q

诠释幸福 · 发表于 2016-9-18 19:47:54

受教了！！！！

[求助] 低频时钟采高频时钟生成的脉冲