ADPLL博士论文

miss_u_2 · 发表于 2016-4-21 12:10:16

回复 90# bright_pan

TDC的相位噪声模型还是比较准的，我测试结果和计算值相差不多

bright_pan · 发表于 2016-4-21 13:12:32

回复 91# miss_u_2

谢谢。你是用经典的inverter chain那样子的TDC吗？比如TDC 40ps精度，对2.5G信号进行相位差测量，如果ref clock 26M, 如果ADPLL带宽放到100KHZ, 带内按照计算相噪有-90dB的。你是测试结果和仿真计算比较接近，是吗？因为我比较担心，此时2.5G RF信号400ps, TDC精度也就40ps，所以最多也就10个TDC延时就是一个周期，会不会结果不好，虽然我们也会多次平均，128或者256；另外看国内的论文或者参考，相噪其实都只有-70dB带内，所以比较怀疑。

miss_u_2 · 发表于 2016-4-21 15:18:28

回复 92# bright_pan

带内PN不好原因可能是多方面的 DCO的调谐精度太低，没有做SDM提高精度。 TDC和counter的时序有问题，出现了亚稳态或者错误采样。主要就是VPA计算结果出错，导致带内很差

我用的就是传统的inverte chain的TDC，计算和测试结果差别不大。

JSSC有很多文章使用了1pS精度左右的TDC，带内有做到-110dBc/Hz