PIPELINE adc仿真MDAC问题

leave22 · 发表于 2016-4-7 17:07:43

本帖最后由 leave22 于 2016-4-7 17:13 编辑

尝试回答你的问题。
1. 运放结构是什么，1.2pF负载和600fF负载的时候，stb相位裕度多少。开关电阻太大引入零极点？如果运放是two-stage+miller补偿结构，是否加了调零电阻，负载变化导致极点变化？

2. 50M不满足的原因是什么，第一级输出达不到12bit-1？还是第二级？reference建立是否足够？

YQyoyo · 发表于 2016-4-7 19:08:01

回复 21# leave22

1. 运放结构是什么，1.2pF负载和600fF负载的时候，stb相位裕度多少。开关电阻太大引入零极点？如果运放是two-stage+miller补偿结构，是否加了调零电阻，负载变化导致极点变化？

您好，两级运放，fold cascode+共源。相位裕度明显第二级（600f）时候好。至于开关引入极零点，我不确定。有调零电阻的

2. 50M不满足的原因是什么，第一级输出达不到12bit-1？还是第二级？reference建立是否足够？

第二级输出达不到精度要求。参考源我采用的是理想值。谢谢

leave22 · 发表于 2016-4-7 21:18:04

回复 leave22

1. 运放结构是什么，1.2pF负载和600fF负载的时候，stb相位裕度多少。开关电阻太大引入零 ...
YQyoyo 发表于 2016-4-7 19:08

登录/注册后可看大图

1. 您判断精度不满足要求是根据建立值20.45mV？还是FFT结果？

2. 从第一个帖子图片看，您第二级建立的时候，带宽不够，看样子也影响到了摆率，相位裕度貌似都够，尝试调小miller电容看看。

3. 关于尖峰，我觉得有种可能是这样的。仅针对您第一个帖子里+160mV/-160mV的输入，电容采样时，bottom端是VIN，top端是VCM，切换到HOLD时，bottom端连接+Vref/-Vref，如果这VIN和+Vref/-Vref相近，那么运放输入端跳变就会小点，输出跳变也会小。反之如第二级建立的时候，因为此前stage1_vout输出小，第二级电容bottom端从stage1_vout切换到+Vref/-Vref时，会引起运放输入端发生大的跳变。大的跳变对应大信号摆幅。