大家是怎么解决CTS后ICG的timing问题的？

xingyun666666 · 发表于 2015-12-23 08:59:58

您需要登录才可以下载或查看，没有账号？注册

x

我把uncertain改大后，效果不明显，我想设置bound把ICG和它挂的reg 绑在一起，可是应该怎么设置呢？可以告诉我详细的操作方法吗？

yiyeyo · 发表于 2016-1-3 12:35:31

allfanout from icg
foreach
create_bound list_of igc_cells

icfbicfb · 发表于 2016-1-3 13:13:42

place的时候多加margin

set_clock_gating_check

18345175021 · 发表于 2016-1-5 13:15:36

place与prects时候设置clock gate aware true

xingyun666666 · 发表于 2016-1-5 14:37:43

回复 2# yiyeyo

请问，一般ICG的问题，要把ICG和后面的reg挂在一起吗？一般都是怎么解决的？我们公司很多人并没有把ICG和它挂的reg bound在一起

xingyun666666 · 发表于 2016-1-5 14:38:47

回复 4# 18345175021

你说的那个是什么？可以具体一点吗？嘿嘿

yiyeyo · 发表于 2016-1-5 16:52:18

回复 yiyeyo

请问，一般ICG的问题，要把ICG和后面的reg挂在一起吗？一般都是怎么解决的？我们公司 ...
xingyun666666 发表于 2016-1-5 14:37

登录/注册后可看大图

看place 有没有ICG 相关的timing 问题，有的话就按照这个框架抓一下就拉近了，没有的就没有必要了

18345175021 · 发表于 2016-1-7 17:12:10

回复 6# xingyun666666
具体看UG 直接设置这个命令，工具会自动考虑icg的问题

xingyun666666 · 发表于 2016-3-11 12:28:36

回复 3# icfbicfb
您好，
我们这面的工程师说，设置set_clock_gating_check 是以前的自己搭ICG，工具无法自动check
但是现在工具可以自动去check，不用下这条命令了？
我晕，到底是怎样？

wu525 · 发表于 2016-3-22 16:57:19

楼上的意思加上margin在ICG 上面在place的时候

[讨论] 大家是怎么解决CTS后ICG的timing问题的？