设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜全文

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › XILINX SPARTAN中VCCO和VREF

12 / 2 页

返回列表发新帖

楼主: xylm28

XILINX SPARTAN中VCCO和VREF

发表于 2016-3-15 10:10:26 | 显示全部楼层

那么请问一下，在同以bank里面，vcco为1.5v的话。这个bank可以同时支持sstl15、LVCMOS15吗？

回复支持反对

使用道具举报

发表于 2016-3-15 16:30:07 | 显示全部楼层

回复 11# legerliu

可以的。

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2016-9-3 12:42:12 | 显示全部楼层

请问前辈们，在什么情况下，VREF可以用作通用IO？谢谢！

回复支持反对

使用道具举报

12 / 2 页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-10-8 16:30 , Processed in 0.019933 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表