请教FPGA时钟约束问题

yangyang_104 · 发表于 2016-1-12 17:30:32

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

对外部输入时钟及内部产生的时钟如何做时钟周期约束呢？查了写资料可以在ucf文件中写：
NET "XC3S_CLK" TNM_NET = "sys_clk";
TIMESPEC "TS_sys_clk" = PERIOD "sys_clk" 50 ns HIGH 50%;

XC3S_CLK是外部输入的主时钟管脚，但是对于内部产生的分频时钟信号呢？

whz7783478 · 发表于 2016-1-12 20:46:19

如果内部的分频信号是通过PLL分频出来的，FPGA会自动加上约束的

yangyang_104 · 发表于 2016-1-14 13:46:19

回复 2# whz7783478

不是通过PLL或DCM分的，自己用用计数器分的

sukong123 · 发表于 2016-1-14 14:07:50

在FPGA上自己用计数器分频(DFF输出分频clock)的话，
我的理解，分频后跟分频前的时钟，是不属于一个clock domain的。
用BUFG推一下分频后的clock，然后跟ASIC一样，create_clock即可。
（理解有误请指正）

[求助] 请教FPGA时钟约束问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2