在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4073|回复: 14

[求助] 求助一个初级问题!!!

[复制链接]
发表于 2015-9-5 14:40:24 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
图片1.png
为什么异步复位,没有延迟一个时钟周期???求助,谢谢!!
发表于 2015-9-5 19:35:19 | 显示全部楼层
回复 1# 春野雪
顶6666666
发表于 2015-9-5 19:40:51 | 显示全部楼层
应该是negedge i_rst_n
发表于 2015-9-5 22:17:12 | 显示全部楼层
回复 1# 春野雪


   感觉这个已经跟复位没关系了,上面是非阻塞赋值,下面却变成阻塞式赋值了(波形),看看是不是仿真的原因
 楼主| 发表于 2015-9-5 22:43:18 | 显示全部楼层
回复 4# harry_hust
是非阻塞赋值,你可以试一下,谢谢!!!
发表于 2015-9-5 22:50:14 | 显示全部楼层
回复 5# 春野雪


   不知道你这个综合过了没有,复位信号确实没有匹配上,上升沿触发异步复位但是内部逻辑却是低电平复位,这里是有矛盾的。但是为什么会产生阻塞式赋值的现象,这个还请其他大神解释。
发表于 2015-9-6 09:37:50 | 显示全部楼层
如果改为negedge i_rst_n就没有这个问题了。
发表于 2015-9-6 10:53:04 | 显示全部楼层
你明明是低电平复位,为什么要写posedge?
发表于 2015-9-6 13:34:06 | 显示全部楼层
异步复位应用的i_rst_n是FPGA寄存器自带的异步清零端(CLR),它不会占用FPGA的内部资源消耗;而同步复位是将i_rst_n作为输入逻辑使能信号,会增加FPGA内部资源消耗,FPGA运行时会先进行这个信号的判断,所以会有一个时钟的延迟。下面的是同步复位
QQ图片20150906133032.png 异步复位就是将同步中的rst连接到下端的CLR上。
QQ图片20150906133032.png
 楼主| 发表于 2015-9-6 14:01:56 | 显示全部楼层
回复 6# harry_hust

复位是没匹配上,不好意思是我写错了,但是这不是原因所在,negedge i_rst_n也是一样的。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-28 02:09 , Processed in 0.023976 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表