ICC后插了很多的BUFF导致建立时间不满足

土豆烧牛肉WOW

module dff_2 ( clk, rst_n, d, q );
  input clk, rst_n, d;
  output q;
  wire   n1, n2;

  DFFRHQX4 q_sig_reg ( .D(d), .CK(clk), .RN(n1), .Q(q) );
  INVX1 U3 ( .A(n2), .Y(n1) );
  INVX1 U4 ( .A(rst_n), .Y(n2) );
endmodule


module dff_1 ( clk, rst_n, d, q );
  input clk, rst_n, d;
  output q;
  wire   n1, n2;

  DFFRHQX4 q_sig_reg ( .D(d), .CK(clk), .RN(n1), .Q(q) );
  INVX1 U3 ( .A(n2), .Y(n1) );
  INVX1 U4 ( .A(rst_n), .Y(n2) );
endmodule


module dff_0 ( clk, rst_n, d, q );
  input clk, rst_n, d;
  output q;
  wire   n1, n2;

  INVX1 U3 ( .A(n2), .Y(n1) );
  INVX1 U4 ( .A(rst_n), .Y(n2) );
  DFFRHQXL q_sig_reg ( .D(d), .CK(clk), .RN(n1), .Q(q) );
endmodule


module dmp4_5 ( fin, rst_n, MC, fout );
  input fin, rst_n, MC;
  output fout;
  wire   a1, b1, out1, out2;

  NAND2BX1 U1 ( .AN(a1), .B(MC), .Y(out2) );
  NAND2X1 U2 ( .A(b1), .B(a1), .Y(out1) );
  dff_2 dff1 ( .clk(fin), .rst_n(rst_n), .d(out1), .q(fout) );
  dff_1 dff2 ( .clk(fin), .rst_n(rst_n), .d(fout), .q(a1) );
  dff_0 dff3 ( .clk(fin), .rst_n(rst_n), .d(out2), .q(b1) );
endmodule
这是DC综合出来的DMP网表

笑霸

回复 7# 土豆烧牛肉WOW


   恩恩，你的driver为什么设置为0啊？做了时钟树之后需要设置驱动了，不能为0。而且不同的时钟，上面的transition也可能不一样，你去找到根节点，报下report_net

笑霸

回复 12# 笑霸


  你现在是在哪个阶段啊？一会儿DC，一会儿ICC

土豆烧牛肉WOW

回复 13# 笑霸


   我贴的脚本是DC阶段的，DC阶段的时序没有问题，然后到了ICC的CTS之后给我插入了很多的时钟BUFF，导致时序不满足了

土豆烧牛肉WOW

土豆烧牛肉WOW

求解啊。。

土豆烧牛肉WOW

这里用到的三个触发器应该始终边沿是一致的啊，怎么其中有两个触发器的时钟要经过这么多的BUFF进行延时？这样就造成了建立时间违规

yingqigang25

先看看

rexue5495

set_max_transition

土豆烧牛肉WOW

回复 19# rexue5495


   试了，没有用。。。