ICC后插了很多的BUFF导致建立时间不满足

土豆烧牛肉WOW · 发表于 2015-5-30 10:02:59

这是一个DMP4/5预分频模块，然后经过ICC布局布线后，时钟延迟太大，看了下是因为它给插入了很多的BUFF，我不明白这里为什么要插入这么多的BUFF，导致了时钟传输时间过长，然后建立时间违规，那么如何修改以满足时序要求啊？？捕获2.PNG

土豆烧牛肉WOW · 发表于 2015-5-30 10:12:16

回复 1# 土豆烧牛肉WOW

捕获3.PNG

土豆烧牛肉WOW · 发表于 2015-5-31 08:28:23

顶。。。求解。。

笑霸 · 发表于 2015-5-31 09:17:33

你是不是设置的transition太小了啊？

rexue5495 · 发表于 2015-5-31 13:40:19

约束不合理吧，tran或者cap太小，干脆把delay设置ideal算了

土豆烧牛肉WOW · 发表于 2015-5-31 16:09:40

回复 4# 笑霸

set_clock_transition [expr $clock_period_dco * 0.1] [get_clocks clk_dco]
set_drive 0 [list clk_dco clk_ref rst_n ps_in[1] ps_in[0]] 这样设置的，是不是有问题。。

土豆烧牛肉WOW · 发表于 2015-5-31 16:10:29

回复 4# 笑霸

set_clock_transition [expr $clock_period_dco * 0.1] [get_clocks clk_dco]
set_drive 0 [list clk_dco clk_ref rst_n ps_in[1] ps_in[0]] 这样设置的，是不是有问题。。

土豆烧牛肉WOW · 发表于 2015-5-31 16:11:27

回复 4# 笑霸

可是我另一个时钟clk_ref也是这样设置的啊，也没有出现这种问题，是为什么呢

土豆烧牛肉WOW · 发表于 2015-5-31 16:12:21

回复 5# rexue5495

可是我另一个时钟clk_ref也是这样设置的啊，也没有出现这种问题，是为什么呢

土豆烧牛肉WOW · 发表于 2015-5-31 16:14:21

回复 5# rexue5495

set_clock_transition [expr $clock_period_dco * 0.1] [get_clocks clk_dco]
set_drive 0 [list clk_dco clk_ref rst_n ps_in[1] ps_in[0]] 这样设置的，是不是有问题。。

[求助] ICC后插了很多的BUFF导致建立时间不满足

相关帖子

浏览过的版块

站长推荐 /1