请教Tetramax测试向量生成问题

snowzx · 发表于 2015-5-29 14:08:14

本帖最后由 snowzx 于 2015-5-29 14:12 编辑

回复 10# pxlsy2000

我也是在自己摸索。目前我是对不连接到外部的信号做如下处理：
DRC> add pi constraints X internal_pi
DRC> add po masks internal_po
这样生成的仿真文件里，internal_pi的赋值是X，应该就是verilog语言的X，即不care它为0还是为1，我感觉这种处理也符合internal_A/B/C的实际情况。

pxlsy2000 · 发表于 2015-5-29 15:02:48

回复 11# snowzx

我用的是改spf文件的方法，仿真的时候赋值是Z，但是改起来特别麻烦。。感觉你这个方法好使一点儿……多谢啦

[求助] 请教Tetramax测试向量生成问题

站长推荐 /2