Low power Bandgap的问题

victor0o0 · 发表于 2015-4-16 10:44:46

看启动电路吧

semico_ljj · 发表于 2015-4-16 23:01:00

一般来说 100nA的仿真还是准的，
即使进入了亚阈值区域！

xiaowanzi88 · 发表于 2015-4-18 00:05:19

回复 12# semico_ljj

低于200nA的静态偏执电流的仿真结果都不可信。亚阈值漏电更会恶化漏电。
这是我们的 Device设计工程师大量测试数据发现的规律哦

peterlin2010 · 发表于 2015-4-18 07:38:37

回复 semico_ljj

低于200nA的静态偏执电流的仿真结果都不可信。亚阈值漏电更会恶化漏电。
这是 ...
xiaowanzi88 发表于 2015-4-18 00:05

登录/注册后可看大图

mos 0.2ua 还可以 current mirror
but 0.1ua 可能会出现 mirror 不好,
如果低压 5v 目前做 0.5um 5v ok

0.5um 40v dmos process 0.3ua 下高压MOS MIRROR 会部份失效
做UVLO 会LOSS YIELD

你要不要hspice 温度 SIMULATION 改到低温 -60 .
+ bandgap mos input先假设 r=100~500k
给小 leakage current ?

还有低温 -40 start up fail ,你 decap 看会不会就会动?
如果是那很大可能是低温 start up 机制不够完美量产下会出现
某些DIE 低温 fail .

不知道 mos current mirror 最小能mirror 多小是否 10na 还可以 mirror
出来? 须要 start up ..想使用 50na 小电流去充电

mos mirror 0.5ua => 5:1:5:2
use 10na low current for long time start_up circuit

xiaowanzi88 · 发表于 2015-4-18 08:37:14

回复 14# peterlin2010

40V高压管如果摆放在应力小的区域，我们测试发现其失配10%~30%。一般高压管的静态电流偏置为保证可靠性和量产一致性，基本都要大于2uA。

peterlin2010 · 发表于 2015-4-18 09:25:28

回复 peterlin2010

40V高压管如果摆放在应力小的区域，我们测试发现其失配10%~30%。一般高压管的 ...
xiaowanzi88 发表于 2015-4-18 08:37

登录/注册后可看大图

we test hi-volt uvlo 0.5~1ua is work
total chip start up current 1~3ua

typical 1.5ua

and 40v device mismatch really large .. offset ~200mv
5v device offset <10mv

mixasic · 发表于 2015-4-18 11:13:22

回复 10# nihaobuhaoa

what is shuttle??

mixasic · 发表于 2015-4-18 11:21:58

Is the BG powered by LDO?
check the power of BG drop a large voltage at startup time which make startup circuit of BG failed.

nihaobuhaoa · 发表于 2015-4-18 17:25:21

回复 13# xiaowanzi88

请问是多大电压的device？我们用的是3.3V的

nihaobuhaoa · 发表于 2015-4-18 17:27:43

回复 17# mixasic

MPW

[讨论] Low power Bandgap的问题

站长推荐 /1