在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3123|回复: 5

[求助] 添加完io filler时 如果最小的io filler cell之间有重叠有影响吗【已解决】

[复制链接]
发表于 2014-11-30 15:43:24 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 522526tl 于 2014-12-2 15:16 编辑

如题,
1.jpg


最小的这两个filler cell有重叠了,nano route之后,会爆出来violation,
1.jpg

然后clear violation之后,就没有提示了,但还是存在这overlapping
想问下,这个对最后性能等有影响吗
发表于 2014-12-1 17:48:14 | 显示全部楼层
1、这个事情,一般要求是不重叠的,一般filler都是边缘拼接。而且没有你的IO库物理信息,谁也不可能给出一个确定的判断。我猜想如果filler里有孔的话(filler尺寸较大),那么这种重叠会产生via的重叠问题。
建议你把IO的gds导入Icfb,看下IO库的实际版图信息,如果在icfb里这种重叠拼接没有问题,没有drc err,那在edi里也没有问题。只在edi看lef的obs看不出来到底有没有影响。
2、性能---啥性能?芯片的还是IO的?具体什么指标?
发表于 2014-12-1 17:52:25 | 显示全部楼层
ignore
 楼主| 发表于 2014-12-1 18:00:09 | 显示全部楼层
回复 2# kopzinc
恩 晚上我试试 性能就是比如最后的时序了 功耗了这些 对这些有影响吗
 楼主| 发表于 2014-12-1 18:05:33 | 显示全部楼层
回复 3# icfbicfb
OK  多谢版主
发表于 2014-12-2 14:08:34 | 显示全部楼层
回复 4# 522526tl


   这些啊,没啥影响--
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-7 17:52 , Processed in 0.019954 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表