在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: 522526tl

[求助] DC综合后.net网表文件的显示格式问题【已解决】

[复制链接]
 楼主| 发表于 2014-11-17 14:19:04 | 显示全部楼层
回复 10# icfbicfb
还真没有,就是想熟悉一下语法,运用自如吧 以后就可以按照自己想要的输出格式来写啦
发表于 2014-11-17 14:45:41 | 显示全部楼层
你真是闲的有空, 上班了估计你没这个时间,
 楼主| 发表于 2014-11-17 15:40:25 | 显示全部楼层
回复 12# icfbicfb

1.jpg
    版主大哥,再问一下,这是一个电路小模块,底下定义时钟的语句有:
create_clock 2 [get_ports DCLK]
create_generated_clock -name DCLKDIV2 -edges {2 4 6} -source DCLK [get_pins UBUF2/Z]

我想问下,刚开始写sdc文件的时候,我并不知道会有一个例化名是 UBUF2的单元啊,那我该怎么写呢?
发表于 2014-11-17 15:42:25 | 显示全部楼层
综合前 写在 hier 边界上,综合后可以再改的
 楼主| 发表于 2014-11-17 15:52:42 | 显示全部楼层
回复 14# icfbicfb
恩 我之前看到过您在另一个帖子中说过,可是还不是很理解啊,还望不吝赐教,感激不尽。这个hier 边界怎么回事呢,我理解的hier边界就是不同的module之间的连接。那如果我上面图中的器件单元都在以个 module中,岂不是就没有hier 边界了吗?
 楼主| 发表于 2014-11-25 12:08:26 | 显示全部楼层
理解了,综合之后因为知道了例化名,可以再生成的sdc文件中手动修改,然后再重新DC
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-8 02:02 , Processed in 0.018207 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表