在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4518|回复: 15

[求助] DC综合后.net网表文件的显示格式问题【已解决】

[复制链接]
发表于 2014-11-17 10:33:41 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 522526tl 于 2014-11-25 12:08 编辑

如果我想让我综合之后的.net文件中显示格式如下:
  HDR_DRNQ_1 q_reg_1 ( .D(din[0] ), .CK(clk), .RDN(rst_n), .Q(q[1] ) );
  HDR_DRNQ_1 q_reg_0 ( .D(din[1] ), .CK(clk), .RDN(rst_n), .Q(q[0] ) );


而不是

  HDR_DRNQ_1 q_reg_1_ ( .D(\din[0] ), .CK(clk), .RDN(rst_n), .Q(\q[1] ) );
  HDR_DRNQ_1 q_reg_0_ ( .D(\din[1] ), .CK(clk), .RDN(rst_n), .Q(\q[0] ) );


请问 define_names 和 change_names该怎么写呢?
发表于 2014-11-17 10:56:12 | 显示全部楼层
change_names -rules verilog -hier 即可
 楼主| 发表于 2014-11-17 11:13:13 | 显示全部楼层
回复 2# icfbicfb
版主大人,您终于来了,可是我写着那句话的啊,是不是因为我还写了其他的,您帮我看看,这是我的 Link_lib.path文件中的:

define_name_rules rule0 -restricted "\!\@\#\$\%\^\&\*\(\)\/\-\"\{\}" -case_insensitive -map {{{"%s_%d","%s[%d]"}}} -type net -target_bus_naming_style {%s[%d]}
define_name_rules rule1 -restricted "\!\@\#\$\%\^\&\*\(\)\/\-\"\{\}" -case_insensitive -map {{{"%s_%d","%s[%d]"}}} -type cell -target_bus_naming_style {%s[%d]}
define_name_rules rule2 -restricted "\!\@\#\$\%\^\&\*\(\)\/\-\"\{\}" -case_insensitive -map {{{"%s_%d","%s[%d]"}}} -type port -target_bus_naming_style {%s[%d]}
define_name_rules rule3 -remove_port_bus
define_name_rules rule4 -case_insensitive -map {{{"_reg_%d","_reg[%d]"}}}


这是我的run.dc.tcl文件中的:
set bus_dimension_separator_style "[]"
#set bus_naming_style      {%s_%d}
set bus_naming_style {%s[%d]}
change_names -rules verilog -hier
change_names -rule rule0 -hierarchy
change_names -rule rule1 -hierarchy
change_names -rule rule2 -hierarchy
change_names -rule rule3 -hierarchy
change_names -rule rule4 -hierarchy
write -format verilog -hierarchy -output ./report/$module.net


结果就变成了:
module test ( clk, \din[1] , \din[0] , rst_n, \q[1] , \q[0]  );
  input clk, \din[1] , \din[0] , rst_n;
  output \q[1] , \q[0] ;
  HDR_DRNQ_1 q_reg_1_ ( .D(\din[0] ), .CK(clk), .RDN(rst_n), .Q(\q[1] ) );
  HDR_DRNQ_1 q_reg_0_ ( .D(\din[1] ), .CK(clk), .RDN(rst_n), .Q(\q[0] ) );
endmodule
发表于 2014-11-17 12:11:10 | 显示全部楼层
太复杂了,就用verilog rule吧,没必要搞那么多,
 楼主| 发表于 2014-11-17 12:22:11 | 显示全部楼层
回复 4# icfbicfb

恩 好的,我还纠结呢 这是毕业师兄写的,原本还想搞懂里面每句话到底有什么作用呢,弄了整整一个晚上 乱七八糟的感觉
 楼主| 发表于 2014-11-17 12:32:57 | 显示全部楼层
回复 4# icfbicfb

版主大人,在最后问一个问题啊,我按您说的,只剩下最后那一个change_names -rules verilog -hier综合出来是这个:
  HDR_DRNQ_1 q_reg_1_ ( .D(din[0]), .CK(clk), .RDN(rst_n), .Q(q[1]) );
  HDR_DRNQ_1 q_reg_0_ ( .D(din[1]), .CK(clk), .RDN(rst_n), .Q(q[0]) );
   
我一直想把 q_reg_1_  改成 q_reg_1 可以实现吗
发表于 2014-11-17 12:38:48 | 显示全部楼层
很麻烦, 不如set_name改,

师兄写的问师兄啊, 学校里都这样, 流水的盘啊,
 楼主| 发表于 2014-11-17 12:55:53 | 显示全部楼层
回复 7# icfbicfb
set_name是ICC的,Encounter我man了一下,没有这个命令啊。。。
 楼主| 发表于 2014-11-17 13:10:40 | 显示全部楼层
回复 7# icfbicfb
说错了 是DC里面没有 set_name这个命令啊
发表于 2014-11-17 13:26:31 | 显示全部楼层
干嘛要改成那样了,有啥目的么?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-8 01:33 , Processed in 0.023239 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表