在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: sally050119

[求助] 求助:sram的偏移约束写法

[复制链接]
发表于 2014-11-14 08:50:11 | 显示全部楼层
控制信号在工作时钟域用两个FF同步一下
 楼主| 发表于 2014-11-14 08:52:24 | 显示全部楼层
回复 9# eddsos


    是的,现在就是这样做的,但是系统改动一点,输出的sram时钟的相位有时需要改变sram才能正常工作
 楼主| 发表于 2014-11-14 08:53:33 | 显示全部楼层
回复 11# lifengmiao


    哦,我只用了一个ff同步了下,sram工作时钟频率为150m,再加个ff试试去,谢谢啦
发表于 2014-11-14 08:55:11 | 显示全部楼层
具体情况不清楚,但是原则上,系统应该满足如下的条件:
在一定的相位区间,能正常工作。
所以无非两点:1, 你没有找到这个相位区间,这个就是calibration的功能。
                     2. 系统不满足要求。
 楼主| 发表于 2014-11-14 08:59:45 | 显示全部楼层
回复 14# eddsos


    恩恩,谢过指点。
    还有一点不明白,校准就是不断调整相位试验,找到相位点;若是第二点除了多加ff之外,还有其他的改进方案吗?
发表于 2014-11-14 09:10:17 | 显示全部楼层
不知道具体的测试结果和系统情况,不好说了
发表于 2014-11-14 17:50:00 | 显示全部楼层
回复 15# sally050119


    FPGA似乎有IDELAY和ODELAY,可以改变输入输出信号的相位,不过具体怎么用我也不清楚了。。。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 08:13 , Processed in 0.017889 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表